-
公开(公告)号:CN101364599A
公开(公告)日:2009-02-11
申请号:CN200810128077.1
申请日:2008-07-29
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L27/12 , H01L21/8238 , H01L21/84
CPC classification number: H01L21/823807 , H01L21/823835 , H01L21/823842 , H01L29/513 , H01L29/517 , H01L29/665 , H01L29/6653 , H01L29/7833 , H01L29/7843
Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构,其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件,通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间,使用应力介质层覆盖另一种类型的器件,所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。
-
公开(公告)号:CN1992274B
公开(公告)日:2011-11-09
申请号:CN200610147073.9
申请日:2006-11-14
Applicant: 国际商业机器公司
Inventor: V·纳拉亚南 , T-C·陈 , J·S·纽伯里 , B·B·多里斯 , B·P·林德 , V·K·帕鲁许里 , A·卡勒伽里 , M·L·斯特恩 , M·P·胡齐克 , J·C·阿诺德 , G·A·布莱里 , M·A·格里伯佑 , 金永希
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/823842
Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路,其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如,n-FET器件区域)上,且从底部至顶部包括至少,栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如,p-FET器件区域)上,其从底部至顶部包括至少,栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
-
公开(公告)号:CN1992275A
公开(公告)日:2007-07-04
申请号:CN200610148517.0
申请日:2006-11-17
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/28044 , H01L21/28088 , H01L21/823842 , H01L29/4925 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 提供了一种半导体结构及其制造方法,其中所述结构包括至少一个nFET器件区和至少一个pFET器件区,其中至少一个所述器件是减薄的含Si栅极的器件,而另一个器件是金属栅极的器件。也就是说,本发明提供了一种半导体结构,其中所述nFET或pFET器件的至少一者包括由减薄的含Si电极即多晶硅电极以及上覆的第一金属构成的栅电极叠层,而另一器件包括具有至少所述第一金属栅极但没有所述减薄的含Si电极的栅电极叠层。
-
公开(公告)号:CN101364599B
公开(公告)日:2010-09-15
申请号:CN200810128077.1
申请日:2008-07-29
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L27/12 , H01L21/8238 , H01L21/84
CPC classification number: H01L21/823807 , H01L21/823835 , H01L21/823842 , H01L29/513 , H01L29/517 , H01L29/665 , H01L29/6653 , H01L29/7833 , H01L29/7843
Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构,其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件,通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间,使用应力介质层覆盖另一种类型的器件,所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。
-
公开(公告)号:CN1992275B
公开(公告)日:2010-05-19
申请号:CN200610148517.0
申请日:2006-11-17
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/28044 , H01L21/28088 , H01L21/823842 , H01L29/4925 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 提供了一种半导体结构及其制造方法,其中所述结构包括至少一个nFET器件区和至少一个pFET器件区,其中至少一个所述器件是减薄的含Si栅极的器件,而另一个器件是金属栅极的器件。也就是说,本发明提供了一种半导体结构,其中所述nFET或pFET器件的至少一者包括由减薄的含Si电极即多晶硅电极以及上覆的第一金属构成的栅电极叠层,而另一器件包括具有至少所述第一金属栅极但没有所述减薄的含Si电极的栅电极叠层。
-
公开(公告)号:CN100477224C
公开(公告)日:2009-04-08
申请号:CN200610143831.X
申请日:2006-11-09
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L29/78 , H01L29/49 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823842
Abstract: 提供了一种半导体结构,包括至少一个n型场效应晶体管(nFET)和至少一个p型场效应晶体管(pFET),这两种晶体管分别包括具有nFET特性的金属栅极和具有pFET特性的金属栅极,而不包括上部多晶硅栅极电极。本发明还提供了一种制造所述半导体结构的方法。
-
公开(公告)号:CN1992274A
公开(公告)日:2007-07-04
申请号:CN200610147073.9
申请日:2006-11-14
Applicant: 国际商业机器公司
Inventor: V·纳拉亚南 , T-C·陈 , J·S·纽伯里 , B·B·多里斯 , B·P·林德 , V·K·帕鲁许里 , A·卡勒伽里 , M·L·斯特恩 , M·P·胡齐克 , J·C·阿诺德 , G·A·布莱里 , M·A·格里伯佑 , 金永希
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/823842
Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路,其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如,n-FET器件区域)上,且从底部至顶部包括至少,栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如,p-FET器件区域)上,其从底部至顶部包括至少,栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
-
公开(公告)号:CN1983599A
公开(公告)日:2007-06-20
申请号:CN200610143831.X
申请日:2006-11-09
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L29/78 , H01L29/49 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823842
Abstract: 提供了一种半导体结构,包括至少一个n型场效应晶体管(nFET)和至少一个p型场效应晶体管(pFET),这两种晶体管分别包括具有nFET特性的金属栅极和具有pFET特性的金属栅极,而不包括上部多晶硅栅极电极。本发明还提供了一种制造所述半导体结构的方法。
-
-
-
-
-
-
-