公开(公告)号：CN106486543B

公开(公告)日：2019-12-10

申请号：CN201610008536.7

申请日：2016-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游政昇 ,  林信志 ,  黄坤铭 ,  陈列全 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/40

Abstract: 一种半导体器件包括位于衬底上的第一III‑V族化合物层、位于第一III‑V族化合物层上的第二III‑V族化合物层、设置在第二III‑V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III‑V族化合物层的材料与第二III‑V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN100390991C

公开(公告)日：2008-05-28

申请号：CN200610056990.6

申请日：2006-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  汪业杰 ,  陈盈德 ,  朱翁驹 ,  陈富信 ,  吴子扬

IPC: H01L27/00 ,  H01L27/02 ,  H01L27/06 ,  H01L27/102 ,  H01L27/108 ,  H01L29/92 ,  H01L21/00 ,  H01L21/02 ,  H01L21/82 ,  H01L21/8222 ,  H01L21/8242

CPC classification number: H01L28/60

Abstract: 本发明是有关于一种电容结构，具有一般为金字塔形或阶梯形的轮廓，以预防或减少介电层的崩溃。此电容结构包括一第一导电层、至少一介电层位于第一导电层上以及一第二导电层位于介电层上。介电层具有一第一面积。第二导电层具有一第二面积，第二面积小于介电层的第一面积。本发明还揭示一种制作电容结构的方法，可抵抗介电层的边缘崩溃。

公开(公告)号：CN109256375A

公开(公告)日：2019-01-22

申请号：CN201810419528.0

申请日：2018-05-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张铭宏 ,  杨钧沂 ,  黄坤铭 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路(IC)。在一些实施例中，层间介电(ILD)层覆盖衬底并且至少部分地限定沟槽。该沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面，并且进一步限定导电焊盘上面的焊盘开口。第二钝化层位于ILD层、导电焊盘和第一钝化层上面，并且进一步内衬焊盘开口中的第一钝化层的侧壁和沟槽中的ILD层的侧壁。此外，第二钝化层相对于ILD层具有低湿气或蒸汽渗透率。本发明的实施例还涉及用于焊盘开口和沟槽的钝化结构。

公开(公告)号：CN100499167C

公开(公告)日：2009-06-10

申请号：CN200710086297.8

申请日：2007-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  周学良 ,  朱翁驹 ,  吴成堡

IPC: H01L29/78 ,  H01L27/04

Abstract: 一种半导体结构，包括：第一高压阱区，具有第一导电类型，位于衬底的上方；第二高压阱区，具有与第一导电类型相反的第二导电类型，位于衬底的上方并侧向相邻于第一高压阱区；第三高压阱区，具有第二导电类型，位于第二高压阱区的下方，其中第三高压阱区的底部大体上低于第一高压阱区的底部；绝缘区，位于第一高压阱区的一部分，并从第一高压阱区的顶层延伸至第一高压阱区内；栅极介电质，从第一高压阱区的上方延伸至第二高压阱区的上方，其中部分栅极介电质位于绝缘区的上方；以及栅极电极，位于栅极介电质的上方。本发明可改善高压N型金属氧化物半导体元件的可靠度，并明显减少扩散至高压N型阱区的P型杂质原子。

公开(公告)号：CN103855140B

公开(公告)日：2017-10-20

申请号：CN201310173217.8

申请日：2013-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  杨富雄 ,  黄坤铭 ,  林明毅 ,  褚伯韬

IPC: H01L25/07 ,  H01L21/98

CPC classification number: H01L29/7824 ,  H01L21/6835 ,  H01L21/76202 ,  H01L21/76256 ,  H01L29/063 ,  H01L29/0649 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66325 ,  H01L29/66689 ,  H01L29/7394 ,  H01L2221/68327 ,  H01L2221/68377 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及增加半导体功率器件的击穿电压的方法和装置。通过利用中间氧化物层将器件晶圆接合至操作晶圆来形成接合晶圆。从器件晶圆的原始厚度大幅地减薄器件晶圆。通过半导体制造工艺在器件晶圆内形成功率器件。图案化操作晶圆以去除操作晶圆位于功率器件下方的部分，从而导致功率器件的击穿电压改进以及功率器件在反向偏置条件下的均匀静电势，其中确定击穿电压。也公开了其他方法和结构。公开了用于击穿电压改进的功率器件上部分SOI。

公开(公告)号：CN103855140A

公开(公告)日：2014-06-11

申请号：CN201310173217.8

申请日：2013-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  杨富雄 ,  黄坤铭 ,  林明毅 ,  褚伯韬

IPC: H01L25/07 ,  H01L21/98

CPC classification number: H01L29/7824 ,  H01L21/6835 ,  H01L21/76202 ,  H01L21/76256 ,  H01L29/063 ,  H01L29/0649 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66325 ,  H01L29/66689 ,  H01L29/7394 ,  H01L2221/68327 ,  H01L2221/68377 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及增加半导体功率器件的击穿电压的方法和装置。通过利用中间氧化物层将器件晶圆接合至操作晶圆来形成接合晶圆。从器件晶圆的原始厚度大幅地减薄器件晶圆。通过半导体制造工艺在器件晶圆内形成功率器件。图案化操作晶圆以去除操作晶圆位于功率器件下方的部分，从而导致功率器件的击穿电压改进以及功率器件在反向偏置条件下的均匀静电势，其中确定击穿电压。也公开了其他方法和结构。公开了用于击穿电压改进的功率器件上部分SOI。

公开(公告)号：CN100397645C

公开(公告)日：2008-06-25

申请号：CN200510068209.2

申请日：2005-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L27/00 ,  H01L27/12 ,  G02F1/136

CPC classification number: H01L23/3192 ,  H01L23/5283 ,  H01L23/53233 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种具有增强钝化层之集成电路，在一实施例中，集成电路具有半导体基板，多层内连线结构形成于基板之上，以及多层钝化层结构覆盖多层内连线结构。多层内连线结构中至少有一个金属线具有渐缩之轮廓。

公开(公告)号：CN1713398A

公开(公告)日：2005-12-28

申请号：CN200510055077.X

申请日：2005-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/66765 ,  H01L27/1248 ,  H01L29/78669 ,  H01L29/78678

Abstract: 本发明提供了一种可降低启始电压偏移的薄膜晶体管结构及其制造方法。晶体管结构至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。本发明通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与闸极氧化层间界面的机会，而增加启始电压的均匀度。

公开(公告)号：CN103515417B

公开(公告)日：2016-08-17

申请号：CN201210414968.X

申请日：2012-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄正吉 ,  黄坤铭 ,  洪暄惠 ,  林明毅

IPC: H01L29/06 ,  H01L21/314 ,  H01L21/02

CPC classification number: H01L21/02271 ,  H01L21/02164 ,  H01L21/0217 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路包括衬底和钝化层。钝化层包括形成在衬底上方的用于钝化的底部介电层、形成在底部介电层上方的用于钝化的掺杂介电层、和形成在掺杂介电层上方的用于钝化的顶部介电层。本发明提供了一种钝化结构及其形成方法。

公开(公告)号：CN103296063B

公开(公告)日：2016-05-25

申请号：CN201210359847.X

申请日：2012-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾昭玮 ,  黄坤铭 ,  庄正吉 ,  杨富雄

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/42368 ,  H01L29/7816

Abstract: 高电压MOS晶体管包括在衬底上方形成的第一漏极/源极区、在衬底上方形成的第二漏极/源极区以及在衬底上方形成的第一金属层。第一金属层包括通过第一金属塞连接至第一漏极/源极区的第一导体，通过第二金属塞连接至第二漏极/源极区的第二导体以及在第一导体和第二导体之间形成的多个浮置金属环。浮置金属环有助于提高高电压MOS晶体管的击穿电压。本发明提供用于高电压MOS晶体管的装置和方法。