-
公开(公告)号:CN101685833B
公开(公告)日:2011-06-29
申请号:CN200910140146.5
申请日:2009-07-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/0847 , H01L21/266 , H01L29/0634 , H01L29/0692 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 一种半导体结构,包括:一半导体基底,其为一第一导电形式;一前高压阱(pre-high-voltage well,pre-HVW)区于该半导体基底中,其中该前高压阱区为与该第一导电形式相反的一第二导电形式;一高压阱(high-voltage well,HVW)区于该前高压阱区上,其中该高压阱区为该第二导电形式;一场环(field ring),其为该第一导电形式,占据该高压阱区的一顶部,其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道(tunnel);一绝缘区于该场环与该高压阱区的一部分上;一漏极区于该高压阱区中且邻接该绝缘区;一栅极电极于该绝缘区的一部分上;以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明的实施例,减低了高压金属氧化物半导体场效应晶体管(MOSFET)的导通电阻与增高了元件的击穿电压。
-
公开(公告)号:CN101252147B
公开(公告)日:2011-02-02
申请号:CN200710162197.9
申请日:2007-12-21
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/7835 , H01L29/0634 , H01L29/0653 , H01L29/42368 , H01L29/66659
Abstract: 本发明提供一种高压元件,包括:半导体基板;第一阱区,位于上述半导体基板中,上述第一阱区具有第一导电类型;第二阱区,位于上述半导体基板中,且相邻于上述第一阱区,上述第二阱区具有相反于上述第一导电类型的第二导电类型;场效应环状物,形成于一部分上述第一阱区上,其中上述场效应环状物的顶面包括至少一个曲面凹陷,上述场效应环状物具有上述第二导电类型;场效应电介质区,形成于一部分上述场效应环状物上,且延伸至上述第一阱区;栅极结构,形成于一部分上述场效应电介质区上,且延伸至一部分上述第二阱区。本发明能够增加元件击穿电压,同时维持导通电阻。
-
公开(公告)号:CN101572270A
公开(公告)日:2009-11-04
申请号:CN200810212848.5
申请日:2008-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7835 , H01L27/092 , H01L29/402 , H01L29/4236 , H01L29/42368 , H01L29/42376 , H01L29/66659 , H01L29/7834
Abstract: 本发明提供了金属氧化物半导体晶体管及其制造方法。在一实施例中,本发明的金属氧化物半导体晶体管的栅电极具有延伸至一延伸介电层的一上部边缘的一部分,该延伸介电层分隔该栅电极与该金属氧化物半导体晶体管的一漏极区。另外,在邻近该栅电极的该部分的一边缘处,该栅电极还向下延伸进入于位于该延伸介电区内的该上部边缘的一凸状缺口或沟槽内,以形成一突出部。本发明可改善热载流子效应的抑制能力。
-
公开(公告)号:CN101252147A
公开(公告)日:2008-08-27
申请号:CN200710162197.9
申请日:2007-12-21
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/7835 , H01L29/0634 , H01L29/0653 , H01L29/42368 , H01L29/66659
Abstract: 本发明提供一种高压元件,包括:半导体基板;第一阱区,位于上述半导体基板中,上述第一阱区具有第一导电类型;第二阱区,位于上述半导体基板中,且相邻于上述第一阱区,上述第二阱区具有相反于上述第一导电类型的第二导电类型;场效应环状物,形成于一部分上述第一阱区上,其中上述场效应环状物的顶面包括至少一个曲面凹陷,上述场效应环状物具有上述第二导电类型;场效应电介质区,形成于一部分上述场效应环状物上,且延伸至上述第一阱区;栅极结构,形成于一部分上述场效应电介质区上,且延伸至一部分上述第二阱区。本发明能够增加元件击穿电压,同时维持导通电阻。
-
公开(公告)号:CN100390991C
公开(公告)日:2008-05-28
申请号:CN200610056990.6
申请日:2006-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/00 , H01L27/02 , H01L27/06 , H01L27/102 , H01L27/108 , H01L29/92 , H01L21/00 , H01L21/02 , H01L21/82 , H01L21/8222 , H01L21/8242
CPC classification number: H01L28/60
Abstract: 本发明是有关于一种电容结构,具有一般为金字塔形或阶梯形的轮廓,以预防或减少介电层的崩溃。此电容结构包括一第一导电层、至少一介电层位于第一导电层上以及一第二导电层位于介电层上。介电层具有一第一面积。第二导电层具有一第二面积,第二面积小于介电层的第一面积。本发明还揭示一种制作电容结构的方法,可抵抗介电层的边缘崩溃。
-
公开(公告)号:CN1971916A
公开(公告)日:2007-05-30
申请号:CN200610115090.4
申请日:2006-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823418 , H01L21/26513 , H01L21/266 , H01L21/823481
Abstract: 本发明提供一种半导体装置及其制造方法,半导体装置的制造方法包括提供基底,在基底上形成第一栅极结构与第二栅极结构,且两栅极结构之间彼此电性隔离,在基底中的第一栅极结构两侧形成第一双扩散区域,在基底中的第二栅极结构两侧形成第二双扩散区域,在第一双扩散区域中形成第一源极/漏极区域,以及在第二双扩散区域中形成第二源极/漏极区域,其中,第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此,本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化,又可减少热载子注入效应的发生,以及在集成电路的制造过程中,可节省至少两次的掩模形成步骤以及离子注入步骤,而大大的减少制造成本。
-
公开(公告)号:CN101299438B
公开(公告)日:2010-07-21
申请号:CN200710149604.2
申请日:2007-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78
CPC classification number: H01L29/7835 , H01L29/0847 , H01L29/0852 , H01L29/1083 , H01L29/66659
Abstract: 本发明提供一种半导体结构。一第一高压N阱区埋藏于一基底中。一P型埋藏层水平邻接第一高压N阱区。一第二高压N阱区位于第一高压N阱区上。一高压P阱区位于P型埋藏层上方。一绝缘区位于第二高压N阱区的顶部表面。一栅极电介质从高压P阱区上方延伸至第二高压N阱区上方,其中部分的栅极电介质是位于绝缘区上方。一栅电极位于栅极电介质上。
-
公开(公告)号:CN101685833A
公开(公告)日:2010-03-31
申请号:CN200910140146.5
申请日:2009-07-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/0847 , H01L21/266 , H01L29/0634 , H01L29/0692 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 一种半导体结构,包括:一半导体基底,其为一第一导电形式;一前高压阱(pre-high-voltage well,pre-HVW)区于该半导体基底中,其中该前高压阱区为与该第一导电形式相反的一第二导电形式;一高压阱(high-voltage well,HVW)区于该前高压阱区上,其中该高压阱区为该第二导电形式;一场环(field ring),其为该第一导电形式,占据该高压阱区的一顶部,其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道(tunnel);一绝缘区于该场环与该高压阱区的一部分上;一漏极区于该高压阱区中且邻接该绝缘区;一栅极电极于该绝缘区的一部分上;以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明的实施例,减低了高压金属氧化物半导体场效应晶体管(MOSFET)的导通电阻与增高了元件的击穿电压。
-
公开(公告)号:CN100490150C
公开(公告)日:2009-05-20
申请号:CN200610115090.4
申请日:2006-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823418 , H01L21/26513 , H01L21/266 , H01L21/823481
Abstract: 本发明提供一种半导体装置及其制造方法,半导体装置的制造方法包括提供基底,在基底上形成第一栅极结构与第二栅极结构,且两栅极结构之间彼此电性隔离,在基底中的第一栅极结构两侧形成第一双扩散区域,在基底中的第二栅极结构两侧形成第二双扩散区域,在第一双扩散区域中形成第一源极/漏极区域,以及在第二双扩散区域中形成第二源极/漏极区域,其中,第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此,本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化,又可减少热载子注入效应的发生,以及在集成电路的制造过程中,可节省至少两次的掩模形成步骤以及离子注入步骤,而大大的减少制造成本。
-
公开(公告)号:CN1964071A
公开(公告)日:2007-05-16
申请号:CN200610099188.5
申请日:2006-08-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/7816 , H01L29/0653 , H01L29/0878 , H01L29/42356
Abstract: 本发明是有关于一种高功率金属氧化半导体元件,包括一P型基极区域,此P型基极区域具有N+型源极且在施以电负载时其偏压与P型基材不同。在一实施例中,使用NPN配置的LDMOS元件,而且其元件源极与基层接点耦接以防止产生NPN寄生元件。P型基极区域形成在N型井内,此N型井将基极区域与P形基材以及环绕的P型井隔开。高掺杂的N+型埋藏层隔开N型井与P型基材,以防止垂直电击穿。
-
-
-
-
-
-
-
-
-