公开(公告)号：CN112151392A

公开(公告)日：2020-12-29

申请号：CN202010343372.X

申请日：2020-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨盛耀 ,  李苓玮 ,  吴毓瑞 ,  黄震麟 ,  李建成 ,  陈列全 ,  朱则荣 ,  刘国洲

IPC: H01L21/50 ,  H01L23/488

Abstract: 本发明实施例提供芯片封装结构的形成方法。方法包含在芯片上形成第一导电凸块和第一环状结构。第一环状结构环绕第一导电凸块，第一环状结构和第一导电凸块由相同的第一材料制成，芯片包含互连结构，且第一环状结构电性绝缘于互连结构和第一导电凸块。方法包含将芯片经由第一导电凸块接合至基板。

公开(公告)号：CN106486543A

公开(公告)日：2017-03-08

申请号：CN201610008536.7

申请日：2016-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游政昇 ,  林信志 ,  黄坤铭 ,  陈列全 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/40

Abstract: 一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN106486543B

公开(公告)日：2019-12-10

申请号：CN201610008536.7

申请日：2016-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游政昇 ,  林信志 ,  黄坤铭 ,  陈列全 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/40

Abstract: 一种半导体器件包括位于衬底上的第一III‑V族化合物层、位于第一III‑V族化合物层上的第二III‑V族化合物层、设置在第二III‑V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III‑V族化合物层的材料与第二III‑V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN220604680U

公开(公告)日：2024-03-15

申请号：CN202321568918.7

申请日：2023-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 章圣恺 ,  李国祥 ,  洪忠贤 ,  陈列全 ,  郭建利

IPC: H01L23/485 ,  H01L23/488 ,  H01L21/60

Abstract: 半导体结构与组装，可包括中介层，其包含多个中介层上凸块结构；至少一半导体晶粒，经由多个第一焊料材料部分接合至第一组的中介层上凸块结构；至少一间隔物晶粒，经由多个第二焊料材料部分接合至第二组的中介层上凸块结构；以及成型化合物晶粒框，横向围绕每一至少一半导体晶粒与每一至少一间隔物晶粒。至少一半导体晶粒各自包括个别组的多个晶体管与个别组的多个金属内连线结构。至少一间隔物晶粒各自不具有任何晶体管于其中。