-
公开(公告)号：CN101414058B
公开(公告)日：2011-05-11
申请号：CN200810173239.3
申请日：2007-01-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G02B26/0841
Abstract: 本发明揭示一种透明基底上的装置与微机电系统装置，特别涉及一种在透明基底上形成对准标记的方法及系统。在一晶圆的光学透明基底上沉积一光反射层。在光学透明基底上定义围绕一对准标记的一区域。去除透明基底上该区域以外绝大部分的光反射层。另外，本发明所揭示的微机电系统装置，包括一光学透明基底、位于光学透明基底上至少一部分光学透明对准标记以及多个反射元件或影像像素贴附于光学透明基底上。本发明所提供的透明基底上的装置及对准标记形成方法与微机电系统装置，可提供更准确的晶圆对准，在光学透明基底的对准结合时提供更坚固的反射元件，且使镜面投影器具有平稳的对比率及灰阶。
-
公开(公告)号：CN101279710A
公开(公告)日：2008-10-08
申请号：CN200710147981.2
申请日：2007-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81C5/00 , H01L21/66 , H01L23/544
CPC classification number: H01L22/34 , B81C1/00603 , B81C99/0065 , B81C2203/051 , G03F7/70633 , G03F9/7084 , G03F9/7088 , H01L23/544 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明是有关于一种晶圆背面对准的重叠对准精度的判断方法及其晶圆，其中该晶圆背面对准中重叠对准精度的判断方法，包含于晶圆正面上形成一埋层；在埋层上形成一导电层并在导电层上图案化出一第一测试结构以及一第二测试结构；在导电层上形成一蚀刻中止层；借由第一测试结构由晶圆背面进行蚀穿以完成对准程序；以及利用第二测试结构判断对准程序的重叠对准精度。其中第一测试结构为一光学游标，而第二测试结构为一电性测试结构。本发明也包括一种用于背面对准的晶圆和一种用于背面对准程序中重叠对准精度的判断方法。
-
公开(公告)号：CN1740088A
公开(公告)日：2006-03-01
申请号：CN200510093268.5
申请日：2005-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00
CPC classification number: C23F4/00 , B81B2201/04 , G02B26/0833
Abstract: 本发明揭示一种镜面制程，其是使用钨保护层来防止因金属突穿造成镜面结构的桥接，并改善镜面结构的曲率，其步骤包含：在一基底上的第一牺牲层之上，图形化一镜面结构；毯覆性地沉积一钨保护层，以覆盖上述镜面结构的侧壁及上表面；形成第二牺牲层于上述钨保护层上；以及使用含二氟化氙的一蚀刻剂施以一释出的步骤，以同时移除上述第二牺牲层、上述钨保护层、与上述第一牺牲层。
-
公开(公告)号：CN101279710B
公开(公告)日：2011-04-20
申请号：CN200710147981.2
申请日：2007-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81C5/00 , H01L21/66 , H01L23/544
CPC classification number: H01L22/34 , B81C1/00603 , B81C99/0065 , B81C2203/051 , G03F7/70633 , G03F9/7084 , G03F9/7088 , H01L23/544 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明是有关于一种晶圆背面对准的重叠对准精度的判断方法及其晶圆，其中该晶圆背面对准中重叠对准精度的判断方法，包含于晶圆正面上形成一埋层；在埋层上形成一导电层并在导电层上图案化出一第一测试结构以及一第二测试结构；在导电层上形成一蚀刻中止层；借由第一测试结构由晶圆背面进行蚀穿以完成对准程序；以及利用第二测试结构判断对准程序的重叠对准精度。其中第一测试结构为一光学游标，而第二测试结构为一电性测试结构。本发明也包括一种用于背面对准的晶圆和一种用于背面对准程序中重叠对准精度的判断方法。
-
公开(公告)号：CN1841733A
公开(公告)日：2006-10-04
申请号：CN200610056990.6
申请日：2006-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/00 , H01L27/02 , H01L27/06 , H01L27/102 , H01L27/108 , H01L29/92 , H01L21/00 , H01L21/02 , H01L21/82 , H01L21/8222 , H01L21/8242
CPC classification number: H01L28/60
Abstract: 本发明是有关于一种电容结构，具有一般为金字塔形或阶梯形的轮廓，以预防或减少介电层的崩溃。此电容结构包括一第一导电层、至少一介电层位于第一导电层上以及一第二导电层位于介电层上。介电层具有一第一面积。第二导电层具有一第二面积，第二面积小于介电层的第一面积。本发明还揭示一种制作电容结构的方法，可抵抗介电层的边缘崩溃。
-
Patent Agency Ranking
公开(公告)号：CN1770019A
公开(公告)日：2006-05-10
申请号：CN200510079870.3
申请日：2005-06-29
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/427 , H01L21/31138 , H01L21/67069
Abstract: 本发明是有关于一种以临界(In－Situ)的方式从基板或晶圆剥除光阻层的方法，其是利用一H2O电浆配方(Recipe)在光阻剥除时，可实质地防止电荷累积在基板或晶圆上。应用上述同时移除光阻以及释放电荷的方法，由于是在晶圆在进行光阻剥除制程时，以临界的方式同时减少晶圆表面上电荷的累积，所以本发明与其它习知制程相比，本发明所用的方法不仅相对简单且有效率，更大幅降低制造时间、能源及成本。
-
公开(公告)号：CN101013197B
公开(公告)日：2010-04-07
申请号：CN200710007514.X
申请日：2007-01-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G02B26/0841
Abstract: 本发明揭示一种透明基底上对准标记形成方法，特别涉及一种在透明基底上形成对准标记的方法及系统。在一晶圆的光学透明基底上沉积一光反射层。在光学透明基底上定义围绕一对准标记的一区域。去除透明基底上该区域以外绝大部分的光反射层。另外，本发明所揭示的微机电系统装置，包括一光学透明基底、位于光学透明基底上至少一部分光学透明对准标记以及多个反射元件或影像像素贴附于光学透明基底上。本发明所提供的透明基底上的装置及对准标记形成方法与微机电系统装置，可提供更准确的晶圆对准，在光学透明基底的对准结合时提供更坚固的反射元件，且使镜面投影器具有平稳的对比率及灰阶。
-
公开(公告)号：CN100480429C
公开(公告)日：2009-04-22
申请号：CN200610064861.1
申请日：2006-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: C23F1/24
CPC classification number: C03C15/00 , B81B2201/042 , B81C1/00476 , H01L21/0206 , H01L21/32134
Abstract: 本发明提供一种蚀刻含硅材料的物质的方法以及形成微机械结构的方法。本发明的蚀刻含硅材料的物质的方法，包括：对一硅材料提供一含胺蚀刻剂；以及蚀刻该硅材料。本发明的形成微机械结构的方法包括：提供至少一微机械结构层于一基底上方，微机械结构层是被一牺牲硅层所支撑着；利用一含胺蚀刻剂同时地蚀刻牺牲硅层以及前段步骤所造成的聚合物残留物。也就是说，本发明在使用含胺蚀刻剂的后段清洁程序中，一并去除牺牲层以及聚合物残留物，而不需增加额外的蚀刻制程。
-
公开(公告)号：CN101013197A
公开(公告)日：2007-08-08
申请号：CN200710007514.X
申请日：2007-01-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G02B26/0841
Abstract: 本发明揭示一种透明基底上的装置及对准标记形成方法与微机电系统装置，特别涉及一种在透明基底上形成对准标记的方法及系统。在一晶圆的光学透明基底上沉积一光反射层。在光学透明基底上定义围绕一对准标记的一区域。去除透明基底上该区域以外绝大部分的光反射层。另外，本发明所揭示的微机电系统装置，包括一光学透明基底、位于光学透明基底上至少一部分光学透明对准标记以及多个反射元件或影像像素贴附于光学透明基底上。本发明所提供的透明基底上的装置及对准标记形成方法与微机电系统装置，可提供更准确的晶圆对准，在光学透明基底的对准结合时提供更坚固的反射元件，且使镜面投影器具有平稳的对比率及灰阶。
-
公开(公告)号：CN1834292A
公开(公告)日：2006-09-20
申请号：CN200610064861.1
申请日：2006-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: C23F1/24
CPC classification number: C03C15/00 , B81B2201/042 , B81C1/00476 , H01L21/0206 , H01L21/32134
Abstract: 本发明提供一种蚀刻含硅材料的物质的方法以及形成微机械结构的方法。本发明的蚀刻含硅材料的物质的方法，包括：对一硅材料提供一含胺蚀刻剂；以及蚀刻该硅材料。本发明的形成微机械结构的方法包括：提供至少一微机械结构层于一基底上方，微机械结构层是被一牺牲硅层所支撑着；利用一含胺蚀刻剂同时地蚀刻牺牲硅层以及前段步骤所造成的聚合物残留物。也就是说，本发明在使用含胺蚀刻剂的后段清洁程序中，一并去除牺牲层以及聚合物残留物，而不需增加额外的蚀刻制程。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.03 seconds)
