-
公开(公告)号：CN116387165A
公开(公告)日：2023-07-04
申请号：CN202310106853.2
申请日：2023-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L23/367
Abstract: 本发明的实施里提供了形成管芯封装件的方法，包括：在载体上方形成第一介电层；在第一介电层上方形成第一金属层，第一金属层包括伪焊盘和有源焊盘；在第一金属层上方形成第二介电层；在第二介电层上方形成第二金属层，其中，第一金属层的伪焊盘物理地耦接至第二金属层；在第二金属层上方形成第三介电层；将器件管芯附接在第三介电层上方；在第一介电层中激光钻孔开口以暴露伪焊盘；以及在激光钻孔开口的同时，通过第一金属层和第二金属层之间的金属连接件将来自激光钻孔的热量分散到第二金属层。本发明的实施例还涉及管芯封装件。
-
公开(公告)号：CN109427753B
公开(公告)日：2021-07-20
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
公开(公告)号：CN112582435B
公开(公告)日：2025-03-11
申请号：CN202010930452.5
申请日：2020-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10F39/18
Abstract: 本揭露实施例是有关于一种图像传感器及其制造方法。一种图像传感器包括储存器件，其中储存器件包括存储元件、第一介电层及光屏蔽元件。存储元件包括储存节点及储存晶体管栅极，其中储存晶体管栅极位于储存节点之上。第一介电层位于储存晶体管栅极的一部分之上。光屏蔽元件位于第一介电层上且包括半导体层。半导体层与存储元件电隔离，其中在平面上沿着存储元件与光屏蔽元件的堆叠方向的垂直投影中，光屏蔽元件与储存晶体管栅极的周界的至少一部分交叠，且堆叠方向垂直于所述平面。
-
公开(公告)号：CN113571576A
公开(公告)日：2021-10-29
申请号：CN202110461917.1
申请日：2021-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 半导体装置包括在衬底中形成的至第一深度和第一宽度的第一阱以及在衬底中形成的至第二深度和第二宽度的第二阱。在第二阱中形成第一阱，第一深度大于第二深度，并且第二宽度大于第一宽度。在第二阱中形成源极区域，并且在衬底中形成漏极区域。本申请的实施例还涉及形成半导体装置的方法。
-
公开(公告)号：CN109256375B
公开(公告)日：2020-10-16
申请号：CN201810419528.0
申请日：2018-05-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 提供了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路(IC)。在一些实施例中，层间介电(ILD)层覆盖衬底并且至少部分地限定沟槽。该沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面，并且进一步限定导电焊盘上面的焊盘开口。第二钝化层位于ILD层、导电焊盘和第一钝化层上面，并且进一步内衬焊盘开口中的第一钝化层的侧壁和沟槽中的ILD层的侧壁。此外，第二钝化层相对于ILD层具有低湿气或蒸汽渗透率。本发明的实施例还涉及用于焊盘开口和沟槽的钝化结构。
-
Patent Agency Ranking
公开(公告)号：CN106486543A
公开(公告)日：2017-03-08
申请号：CN201610008536.7
申请日：2016-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/40
Abstract: 一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN118263194A
公开(公告)日：2024-06-28
申请号：CN202410129128.1
申请日：2024-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/06 , H01L23/367 , H01L23/373 , H01L21/56
Abstract: 半导体封装结构可包含封装基板、耦合至封装基板的半导体晶粒、以及接附至封装基板且覆盖半导体晶粒的封装盖体。封装盖体可包含具有随空间变化的热导率的顶部，在第一区中的热导率大于在第二区中的热导率。第一区可包含多膜层结构，其包含借由铜膜层支撑的金属/钻石复合材料。金属/钻石复合材料可包含银/钻石复合材料、铜/钻石复合材料、或铝/钻石复合材料，且可具有范围在约600至约900W/m·k之内的热导率，以及具有在约5至约10ppm/℃的第二范围内的热膨胀系数。封装盖体可具有范围为约14.5至约17ppm/℃的有效热膨胀系数。
-
公开(公告)号：CN106486543B
公开(公告)日：2019-12-10
申请号：CN201610008536.7
申请日：2016-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/40
Abstract: 一种半导体器件包括位于衬底上的第一III‑V族化合物层、位于第一III‑V族化合物层上的第二III‑V族化合物层、设置在第二III‑V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III‑V族化合物层的材料与第二III‑V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN109427753A
公开(公告)日：2019-03-05
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
公开(公告)号：CN107452785A
公开(公告)日：2017-12-08
申请号：CN201611060685.4
申请日：2016-11-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/402 , H01L29/1083 , H01L29/401 , H01L29/665 , H01L29/66659 , H01L29/66681 , H01L29/66689 , H01L29/7816 , H01L29/7835 , H01L21/28
Abstract: 本发明实施例提供一种高压晶体管装置。高压晶体管装置包含设于源极区和漏极区之间的栅极电极，其中层间介电层隔开栅极电极与基材。间隙壁沿着基材的上表面设置。间隙壁沿着接近漏极区的第一栅极侧壁延伸，跨越栅极电极的上边缘，并进一步横向地延伸以覆盖一部分的栅极电极的上表面。包括多晶硅薄膜的场板沿着间隙壁的上表面和侧壁表面设置，以隔开场板和多晶硅薄膜与基材。场板有助于改善高压晶体管装置的崩溃电压。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.027 seconds)
