公开(公告)号：CN116741748A

公开(公告)日：2023-09-12

申请号：CN202310551630.7

申请日：2023-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 薛婉君 ,  周学良

IPC: H01L23/538 ,  H01L25/065 ,  H01L21/762 ,  H01L21/768 ,  H01L23/528 ,  H01L23/522

Abstract: 本文的实施例公开了用于堆叠半导体结构并且特别是用于具有高电压器件的堆叠半导体结构的沟槽隔离连接件。示例性堆叠器件装置包括具有第一器件的第一器件衬底以及具有第二器件的第二器件衬底。设置在第二器件衬底中的隔离结构围绕第二器件。隔离结构穿过第二器件衬底从第二器件衬底的第一表面延伸至第二器件衬底的第二表面。导电连接件设置在隔离结构中。导电连接件连接至第二器件和第一器件。导电连接件从第二器件衬底的第一表面延伸至第二器件衬底的第二表面。第一器件和第二器件可以分别是第一高电压器件和第二高电压器件。本申请的实施例还涉及堆叠器件装置、器件堆叠件和形成叠层晶圆堆叠件的方法。

公开(公告)号：CN103594470B

公开(公告)日：2016-10-05

申请号：CN201210568749.7

申请日：2012-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 本发明公开了具有垂直功率MOS晶体管的集成电路，其中，该集成电路包括形成在相同半导体管芯中的多个横向器件和准垂直器件。准垂直器件包括两个沟槽。在第一漏极/源极区和第二漏极/源极区之间形成第一沟槽。第一沟槽包括形成在第一沟槽的底部中的介电层和形成在第一沟槽的上部中的栅极区。第一沟槽和第二沟槽形成在第二漏极/源极区的相对侧上。第二沟槽耦合在第二漏极/源极区和隐埋层之间，其中，第二沟槽具有与第一沟槽相同的深度。

公开(公告)号：CN103456790B

公开(公告)日：2016-03-23

申请号：CN201210518141.3

申请日：2012-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  柳瑞兴 ,  苏柏智

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/265 ,  H01L21/30604 ,  H01L21/823425 ,  H01L29/402 ,  H01L29/4232 ,  H01L29/66484 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明公开了一种器件，包括第一导电类型的半导体层，以及位于半导体层上方的第一体区和第二体区，其中，第一体区和第二体区为与第一导电类型相反的第二导电类型。第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并与第一体区和第二体区接触。栅极介电层设置在第一体区和第二体区以及掺杂半导体区的上方。第一栅电极和第二栅电极设置栅极介电层上方，并分别地与第一体区和第二体区重叠。第一栅电极和第二栅电极以空间相互物理分离，且进行电互连。第一栅电极和第二栅电极之间的空间与掺杂半导体区重叠。本发明还提供了垂直功率MOSFET及其形成方法。

公开(公告)号：CN105118855A

公开(公告)日：2015-12-02

申请号：CN201510423266.1

申请日：2010-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  柳瑞兴 ,  姚智文 ,  段孝勤

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42368 ,  H01L29/0653 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明是有关于一种半导体元件，在一实施方式中，此半导体元件为一种高电位金氧半导体(HVMOS)元件。此元件包括半导体基板和形成在此半导体基板上的栅极结构。此栅极结构包括具有第一厚度的第一部分以及具有第二厚度的第二部分且第二厚度大于第一厚度。在第一和第二部分上设有一栅电极。在一实施方式中,栅极电介质第二部分下方设有一漂移区域。此外，还提供了一种制造方法。

公开(公告)号：CN103456788A

公开(公告)日：2013-12-18

申请号：CN201210309436.X

申请日：2012-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏柏智 ,  周学良 ,  柳瑞兴 ,  伍震威

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/30604 ,  H01L21/743 ,  H01L21/76877 ,  H01L21/823456 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L27/098 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/7827 ,  H01L29/7833

Abstract: 本发明公开了一种器件，包括半导体芯片中的半导体区，在所述半导体区上方的栅极介电层，以及在所述栅介电层上方的栅电极。漏极区设置在所述半导体区的顶面处并且与所述栅电极相邻。栅极间隔件在所述栅电极的侧壁上。介电层设置在栅电极和所述栅极间隔件上方。导电场板位于所述介电层上方，其中所述导电场板具有在所述栅电极的漏极侧上的部分。深金属通孔设置在所述半导体区中。源电极位于所述半导体区的下方，其中所述源电极通过所述深金属通孔与所述导电场板电短接。本发明还公开了垂直功率MOSFET及其形成方法。

公开(公告)号：CN101165921A

公开(公告)日：2008-04-23

申请号：CN200710180148.8

申请日：2007-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  吴成堡 ,  朱翁驹 ,  黄宗义 ,  范富杰

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/66477 ,  H01L21/28 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611

Abstract: 本发明提供一种半导体结构，包括：衬底；第一阱区，位于上述衬底上，具有第一导电类型；第二阱区，位于上述衬底上，具有与上述第一导电类型相反的第二导电类型；缓冲区，介于上述第一阱区与上述第二阱区之间，且邻接于上述第一阱区和上述第二阱区；隔离区，位于一部分上述第一阱区中，从上述第一阱区的顶面延伸至上述第一阱区中；栅极介电质，从上述第一阱区的上方延伸至上述第二阱区的上方，其中一部分上述栅极介电质位于上述隔离区的上方；栅极，位于上述栅极介电质上。本发明用内部净杂质浓度低的缓冲区来隔开n型阱区和p型阱区，由此改善了HVMOS元件的性能；并降低衬底电流从而增加了HVMOS元件的寿命。

公开(公告)号：CN103545356A

公开(公告)日：2014-01-29

申请号：CN201210533480.9

申请日：2012-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7813 ,  H01L21/823418 ,  H01L21/823456 ,  H01L27/0922 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7809 ,  H01L29/7816 ,  H01L29/7835 ,  H01L21/28061 ,  H01L29/4236 ,  H01L29/66477

Abstract: 本发明涉及一种具有相对较低电阻的混成栅电极的功率MOSFET器件使得能够具有好的开关性能。在一些实施方式中，功率MOSFET器件具有半导体基体。外延层设置在半导体基体上。控制源电极和漏电极之间的电子流动的混成栅电极设置在延伸进外延层的沟槽内。混成栅电极具有内部区域和外部区域，其中内部区域具有低阻金属和外部区域具有多晶硅材料的；以及设置在内部区域和外部区域之间的势垒区。内部区域的低电阻为混成栅电极提供能够使功率MOSFET器件具有好的开关性能的低电阻。本发明还公开了一种新型金属/多晶硅栅极沟槽功率MOSFET。

公开(公告)号：CN103208522A

公开(公告)日：2013-07-17

申请号：CN201210199469.3

申请日：2012-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  柳瑞兴 ,  蔡军 ,  周学良 ,  陈吉智

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/0649 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368

Abstract: 一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的有源栅极及形成在延伸漂移区的上方的伪栅极。伪栅极有利于减少LDMOS晶体管的栅极电荷同时维持LDMOS晶体管的击穿电压。本发明还提供具有伪栅极的横向DMSO器件。

公开(公告)号：CN102082174B

公开(公告)日：2013-02-13

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。

公开(公告)号：CN102082174A

公开(公告)日：2011-06-01

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。