微机电透明基底与其制程

    公开(公告)号:CN1817782A

    公开(公告)日:2006-08-16

    申请号:CN200510127725.8

    申请日:2005-12-02

    CPC classification number: B81C1/00 B81B2201/047

    Abstract: 本发明提供一种微机电透明基底与其制程,其具有微机电系统位于其第一侧上,包括:形成不透明层于透明基底的与第一侧相反的第二侧上,不透明层包括第一材料,第一材料可由微机电系统释放制程移除;以及形成第二层于不透明层上,第二层包括第二材料,以防止在前端制造线时前端机械线因第一材料所造成的污染。本发明所述的微机电透明基底与其制程,可使得不透明层与第二层在前段线处理时保护基底背面,且避免因不透明层的第一材料在制程设备中产生污染,增加在预防性的维护操作间的生产片数,再者,可减少在现有前段线处理中的额外的Ti/OX移除步骤,且可减少因Ti/OX移除对循环时间与生产力所造成的负面影响,从而减少成本。

    半导体结构
    2.
    发明公开

    公开(公告)号:CN101110447A

    公开(公告)日:2008-01-23

    申请号:CN200710086297.8

    申请日:2007-03-13

    Abstract: 一种半导体结构,包括:第一高压阱区,具有第一导电类型,位于衬底的上方;第二高压阱区,具有与第一导电类型相反的第二导电类型,位于衬底的上方并侧向相邻于第一高压阱区;第三高压阱区,具有第二导电类型,位于第二高压阱区的下方,其中第三高压阱区的底部大体上低于第一高压阱区的底部;绝缘区,位于第一高压阱区的一部分,并从第一高压阱区的顶层延伸至第一高压阱区内;栅极介电质,从第一高压阱区的上方延伸至第二高压阱区的上方,其中部分栅极介电质位于绝缘区的上方;以及栅极电极,位于栅极介电质的上方。本发明可改善高压N型金属氧化物半导体元件的可靠度,并明显减少扩散至高压N型阱区的P型杂质原子。

    微机电透明基底与其制程

    公开(公告)号:CN100539001C

    公开(公告)日:2009-09-09

    申请号:CN200510127725.8

    申请日:2005-12-02

    CPC classification number: B81C1/00 B81B2201/047

    Abstract: 本发明提供一种微机电透明基底与其制程,其具有微机电系统位于其第一侧上,包括:形成不透明层于透明基底的与第一侧相反的第二侧上,不透明层包括第一材料,第一材料可由微机电系统释放制程移除;以及形成第二层于不透明层上,第二层包括第二材料,以防止在前端制造线时前端机械线因第一材料所造成的污染。本发明所述的微机电透明基底与其制程,可使得不透明层与第二层在前段线处理时保护基底背面,且避免因不透明层的第一材料在制程设备中产生污染,增加在预防性的维护操作间的生产片数,再者,可减少在现有前段线处理中的额外的Ti/OX移除步骤,且可减少因Ti/OX移除对循环时间与生产力所造成的负面影响,从而减少成本。

    半导体结构
    5.
    发明授权

    公开(公告)号:CN100499167C

    公开(公告)日:2009-06-10

    申请号:CN200710086297.8

    申请日:2007-03-13

    Abstract: 一种半导体结构,包括:第一高压阱区,具有第一导电类型,位于衬底的上方;第二高压阱区,具有与第一导电类型相反的第二导电类型,位于衬底的上方并侧向相邻于第一高压阱区;第三高压阱区,具有第二导电类型,位于第二高压阱区的下方,其中第三高压阱区的底部大体上低于第一高压阱区的底部;绝缘区,位于第一高压阱区的一部分,并从第一高压阱区的顶层延伸至第一高压阱区内;栅极介电质,从第一高压阱区的上方延伸至第二高压阱区的上方,其中部分栅极介电质位于绝缘区的上方;以及栅极电极,位于栅极介电质的上方。本发明可改善高压N型金属氧化物半导体元件的可靠度,并明显减少扩散至高压N型阱区的P型杂质原子。

    半导体结构
    6.
    发明授权

    公开(公告)号:CN100563029C

    公开(公告)日:2009-11-25

    申请号:CN200710180148.8

    申请日:2007-10-10

    Abstract: 本发明提供一种半导体结构,包括:衬底;第一阱区,位于上述衬底上,具有第一导电类型;第二阱区,位于上述衬底上,具有与上述第一导电类型相反的第二导电类型;缓冲区,介于上述第一阱区与上述第二阱区之间,且邻接于上述第一阱区和上述第二阱区;隔离区,位于一部分上述第一阱区中,从上述第一阱区的顶面延伸至上述第一阱区中;栅极介电质,从上述第一阱区的上方延伸至上述第二阱区的上方,其中一部分上述栅极介电质位于上述隔离区的上方;栅极,位于上述栅极介电质上。本发明用内部净杂质浓度低的缓冲区来隔开n型阱区和p型阱区,由此改善了HVMOS元件的性能;并降低衬底电流从而增加了HVMOS元件的寿命。

    半导体结构
    9.
    发明公开

    公开(公告)号:CN101165921A

    公开(公告)日:2008-04-23

    申请号:CN200710180148.8

    申请日:2007-10-10

    Abstract: 本发明提供一种半导体结构,包括:衬底;第一阱区,位于上述衬底上,具有第一导电类型;第二阱区,位于上述衬底上,具有与上述第一导电类型相反的第二导电类型;缓冲区,介于上述第一阱区与上述第二阱区之间,且邻接于上述第一阱区和上述第二阱区;隔离区,位于一部分上述第一阱区中,从上述第一阱区的顶面延伸至上述第一阱区中;栅极介电质,从上述第一阱区的上方延伸至上述第二阱区的上方,其中一部分上述栅极介电质位于上述隔离区的上方;栅极,位于上述栅极介电质上。本发明用内部净杂质浓度低的缓冲区来隔开n型阱区和p型阱区,由此改善了HVMOS元件的性能;并降低衬底电流从而增加了HVMOS元件的寿命。

Patent Agency Ranking