公开(公告)号：CN1577892A

公开(公告)日：2005-02-09

申请号：CN200410062438.9

申请日：2004-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋自强 ,  徐振富

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7816 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/66659 ,  H01L29/66674 ,  H01L29/7801 ,  H01L29/7835

Abstract: 本发明提供一种高压组件，包括一基底、第一及第二井区、栅极、以及第一、第二及第三掺杂区。基底具有一第一型导电性；第一及第二井区形成于基底中，分别具有第一及第二型导电性；栅极形成于基底上；第一及第二掺杂区均具有第二型导电性，分别形成于第一及第二井区中，以与栅极的两侧；第三掺杂区具有第一型导电性，形成于第一井区中且与第一掺杂区连接。

公开(公告)号：CN101140930A

公开(公告)日：2008-03-12

申请号：CN200710141046.5

申请日：2007-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麒铨 ,  林世安 ,  徐振富

IPC: H01L27/06 ,  H01L27/12 ,  H01L27/02 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L29/66484 ,  H01L21/823462 ,  H01L27/0629 ,  H01L27/088 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

Abstract: 本发明提供一种半导体元件及其制造方法，包括一电容器及一相邻的高电压栅极，其具有一硼阻障层，此硼阻障层可作为电容器介电层及高电压栅极氧化层。硼阻障层较佳形成于一多晶硅氧化层之上，多晶硅氧化层依序沉积于基板上，而基板可掺杂杂质以形成相邻的阱区，电容器形成于n型阱之上，且HV栅极形成于p型阱上。此硼阻障层可降低或消除在沉积栅极氧化材料时由p型阱扩散出来的硼及其所造成的不良影响。

公开(公告)号：CN100420034C

公开(公告)日：2008-09-17

申请号：CN200510001857.6

申请日：2005-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡铭仁 ,  徐振富

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7835 ,  H01L29/0847 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/42368

Abstract: 一种横向双扩散金属氧化物半导体(LDMOS)器件包括用以控制此器件的栅极、形成于第一类型阱中并且用以连接至栅极的漏极、与漏极形成电流通路的源极、以及沉积于栅极与漏极间的第一场氧化区域。形成栅极并且覆盖于第一类型阱的第一部分及第二类型阱的沟道部分上方。LDMOS还包括沉积于漏极边缘与第二类型阱间的第二场氧化区域。形成虚拟多晶硅层以覆盖几近一半的第二场氧化层，并且借助虚拟多晶硅层的剩余部分来覆盖第二类型阱的第二部分，以降低漂移区域中的电场。

公开(公告)号：CN100397645C

公开(公告)日：2008-06-25

申请号：CN200510068209.2

申请日：2005-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L27/00 ,  H01L27/12 ,  G02F1/136

CPC classification number: H01L23/3192 ,  H01L23/5283 ,  H01L23/53233 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种具有增强钝化层之集成电路，在一实施例中，集成电路具有半导体基板，多层内连线结构形成于基板之上，以及多层钝化层结构覆盖多层内连线结构。多层内连线结构中至少有一个金属线具有渐缩之轮廓。

公开(公告)号：CN1713398A

公开(公告)日：2005-12-28

申请号：CN200510055077.X

申请日：2005-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/66765 ,  H01L27/1248 ,  H01L29/78669 ,  H01L29/78678

Abstract: 本发明提供了一种可降低启始电压偏移的薄膜晶体管结构及其制造方法。晶体管结构至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。本发明通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与闸极氧化层间界面的机会，而增加启始电压的均匀度。

公开(公告)号：CN101140930B

公开(公告)日：2010-06-16

申请号：CN200710141046.5

申请日：2007-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麒铨 ,  林世安 ,  徐振富

IPC: H01L27/06 ,  H01L27/12 ,  H01L27/02 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L29/66484 ,  H01L21/823462 ,  H01L27/0629 ,  H01L27/088 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

Abstract: 本发明提供一种半导体元件及其制造方法，包括一电容器及一相邻的高电压栅极，其具有一硼阻障层，此硼阻障层可作为电容器介电层及高电压栅极氧化层。硼阻障层较佳形成于一多晶硅氧化层之上，多晶硅氧化层依序沉积于基板上，而基板可掺杂杂质以形成相邻的阱区，电容器形成于n型阱之上，且HV栅极形成于p型阱上。此硼阻障层可降低或消除在沉积栅极氧化材料时由p型阱扩散出来的硼及其所造成的不良影响。

公开(公告)号：CN100466291C

公开(公告)日：2009-03-04

申请号：CN200510055077.X

申请日：2005-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/316

CPC classification number: H01L29/66765 ,  H01L27/1248 ,  H01L29/78669 ,  H01L29/78678

Abstract: 本发明提供了一种可降低启始电压偏移的薄膜晶体管结构及其制造方法。晶体管结构至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。本发明通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与栅极氧化层间界面的机会，而增加启始电压的均匀度。

公开(公告)号：CN1734784A

公开(公告)日：2006-02-15

申请号：CN200510001857.6

申请日：2005-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡铭仁 ,  徐振富

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7835 ,  H01L29/0847 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/42368

Abstract: 一种横向双扩散金属氧化物半导体(LDMOS)器件包括用以控制此器件的栅极、形成于第一类型阱中并且用以连接至栅极的漏极、与漏极形成电流通路的源极、以及沉积于栅极与漏极间的第一场氧化区域。形成栅极并且覆盖于第一类型阱的第一部分及第二类型阱的沟道部分上方。LDMOS还包括沉积于漏极边缘与第二类型阱间的第二场氧化区域。形成虚拟多晶硅层以覆盖几近一半的第二场氧化层，并且借助虚拟多晶硅层的剩余部分来覆盖第二类型阱的第二部分，以降低漂移区域中的电场。

公开(公告)号：CN1700470A

公开(公告)日：2005-11-23

申请号：CN200510068209.2

申请日：2005-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L27/00 ,  H01L27/12 ,  G02F1/136

CPC classification number: H01L23/3192 ,  H01L23/5283 ,  H01L23/53233 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种具有增强被动层之集成电路，在一实施例中，集成电路具有半导体基板，多层内连线结构形成于基板之上，以及多层被动层结构覆盖多层内连线结构。多层内连线结构中至少有一个金属线具有渐缩之轮廓。

公开(公告)号：CN2812302Y

公开(公告)日：2006-08-30

申请号：CN200520012447.7

申请日：2005-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L29/786

CPC classification number: H01L29/66765 ,  H01L27/1248 ,  H01L29/78669 ,  H01L29/78678

Abstract: 本实用新型提供了一种薄膜晶体管结构，该结构可降低启始电压偏移，其包含：一基板；一薄膜晶体管元件形成于该基板上；以及一保护层形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与栅极氧化层间接口的机会，而增加启始电压的均匀度。