-
公开(公告)号：CN106093119B
公开(公告)日：2020-08-14
申请号：CN201510736369.3
申请日：2015-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G01N27/00
Abstract: 本发明提供了包括衬底、栅电极和感测阱的生物器件。衬底包括源极区、漏极区、沟道区、主体区和感测区。沟道区设置在源极区和漏极区之间。感测区至少设置在沟道区和主体区之间。栅电极至少设置在衬底的沟道区上或之上。感测阱至少邻近感测区设置。本发明的实施例还涉及生物器件的生物感测方法。
-
公开(公告)号：CN109427753B
公开(公告)日：2021-07-20
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
公开(公告)号：CN110867433A
公开(公告)日：2020-03-06
申请号：CN201910554517.8
申请日：2019-06-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及用于高密度沟槽电容器的薄膜方案。本申请案的各种实施例涉及一种具有高电容密度的沟槽电容器及其形成方法。在一些实施例中，所述沟槽电容器上覆于衬底且填充通过所述衬底界定的沟槽。所述沟槽电容器包括下电容器电极、电容器介电质层和上电容器电极。所述电容器介电质层上覆于所述下电容器电极且加衬里于所述沟槽。所述上电容器电极上覆于所述电容器介电质层且在所述电容器介电质层上方加衬里于所述沟槽。所述电容器介电质层包括高介电系数材料。通过针对所述介电质层使用高介电系数材料，所述沟槽电容器可具有适用于配合高性能移动装置使用的高电容密度。
-
公开(公告)号：CN109427753A
公开(公告)日：2019-03-05
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
Patent Agency Ranking
公开(公告)号：CN106093119A
公开(公告)日：2016-11-09
申请号：CN201510736369.3
申请日：2015-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G01N27/00
Abstract: 本发明提供了包括衬底、栅电极和感测阱的生物器件。衬底包括源极区、漏极区、沟道区、主体区和感测区。沟道区设置在源极区和漏极区之间。感测区至少设置在沟道区和主体区之间。栅电极至少设置在衬底的沟道区上或之上。感测阱至少邻近感测区设置。本发明的实施例还涉及生物器件的生物感测方法。
-
公开(公告)号：CN102593054A
公开(公告)日：2012-07-18
申请号：CN201110139310.8
申请日：2011-05-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/20 , H01L27/0629 , H01L27/0802
Abstract: 本发明揭示一种半导体元件及其形成方法，此方法包含提供含有上表面的基底，在基底的上表面形成栅极，栅极具有从基底的上表面测量的第一高度，蚀刻栅极，降低栅极至第二高度，第二高度大抵上小于第一高度。本揭示还包含半导体元件，此半导体元件包含具有上表面的基底，设置于基底的上表面之上的第一栅极，第一栅极具有第一高度，以及设置于基底的上表面之上的第二栅极，第二栅极具有第二高度，其中第一高度大抵上小于第二高度。本发明所公开的半导体元件及其形成方法可降低成本。
-
公开(公告)号：CN102593054B
公开(公告)日：2015-05-13
申请号：CN201110139310.8
申请日：2011-05-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/20 , H01L27/0629 , H01L27/0802
Abstract: 本发明揭示一种半导体元件及其形成方法，此方法包含提供含有上表面的基底，在基底的上表面形成栅极，栅极具有从基底的上表面测量的第一高度，蚀刻栅极，降低栅极至第二高度，第二高度大抵上小于第一高度。本揭示还包含半导体元件，此半导体元件包含具有上表面的基底，设置于基底的上表面之上的第一栅极，第一栅极具有第一高度，以及设置于基底的上表面之上的第二栅极，第二栅极具有第二高度，其中第一高度大抵上小于第二高度。本发明所公开的半导体元件及其形成方法可降低成本。
-
公开(公告)号：CN222850826U
公开(公告)日：2025-05-09
申请号：CN202421588853.7
申请日：2024-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G02F1/01
Abstract: 本实用新型的实施例提供一种半导体装置包括第一介电层、位于第一介电层之上的刻蚀停止层、位于刻蚀停止层之上的第二介电层、位于第一介电层中的光学调制器结构及位于光学调制器结构上方且被包括于第二介电层中的调制加热器结构，其中调制加热器结构包括位于光学调制器结构正上方的加热器环及与加热器环耦合的加热器接垫，其中加热器接垫的厚度大于加热器环的厚度。加热器接垫的较大厚度提供低电阻而可通过加热器接垫将电流提供到加热器环，同时加热器接垫中的热耗散因加热器接垫中的电流耗散较低而减少，使得调制加热器结构能高效操作，相对于其他调制加热器结构配置消耗较少的电流来向光学调制器提供热量。
-
公开(公告)号：CN222529609U
公开(公告)日：2025-02-25
申请号：CN202420957065.4
申请日：2024-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G02F1/015
Abstract: 本实用新型提供一种半导体元件，包括：介电层；以及光调制器结构，在所述介电层中且包括：第一区域，包括第一掺杂剂类型；以及第二区域，在所述第一区域的顶面上且包括第二掺杂剂类型，其中所述第一区域和所述第二区域对应所述光调制器结构的PN结二极管。光子集成电路中的光调制器结构包括位于光调制器结构的光模(例如，光调制器结构中产生光的区域)的L形PN结。相对于其他类型的结，例如水平结或I形结，L形PN结在光模处增加了PN结重叠面积。增加的重叠面积可以使光调制器结构实现更高的调制效率。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
