碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件

    公开(公告)号:CN111933685B

    公开(公告)日:2022-09-09

    申请号:CN202010591568.0

    申请日:2020-06-24

    Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件,所述元胞结构包括:位于所述衬底上方的第一导电类型漂移层;其中,在元胞结构两侧,于所述漂移层表面向下设置有侧部沟槽,以在所述漂移层表面于所述元胞结构中心位置形成凸台;位于所述侧部沟槽下方的第二导电类型阱区;位于所述阱区表面内的第一导电类型源区;设置于所述漂移层内,且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入,可大幅降低阻断态下器件的栅极氧化层的电场应力,大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小,可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。

    功率半导体器件
    32.
    发明公开

    公开(公告)号:CN114220843A

    公开(公告)日:2022-03-22

    申请号:CN202111537706.8

    申请日:2021-12-15

    Abstract: 本申请提供一种功率半导体器件,该功率半导体器件包括第一导电类型碳化硅衬底和位于所述衬底上方的第一导电类型漂移层,以及设置于所述漂移层上的有源区、终端区和位于所述有源区与所述终端区之间的主结区;所述有源区包括多个间隔设置于所述漂移层表面内的第二导电类型第一掺杂区,以及位于漂移层上方的第一金属层和第二金属层;所述主结区包括设置于所述漂移层表面内的第二导电类型第二掺杂区,以及覆盖所述第二掺杂区部分上表面的电阻层;所述电阻层具有正的温度系数;所述第一金属层、所述第二金属层和所述电阻层相互电连接。通过在主结区设置具有正的温度系数的电阻层,抑制芯片主结上的浪涌电流,降低主结金属被熔化的风险。

    一种功率半导体器件的制作方法及功率半导体器件

    公开(公告)号:CN114220735A

    公开(公告)日:2022-03-22

    申请号:CN202111537622.4

    申请日:2021-12-15

    Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件,解决了碳化硅功率半导体容易沟槽底角形成电场集中,从而导致栅氧击穿失效的问题。功率半导体器件的制作方法包括:提供一衬底;在衬底上形成第一外延层;在第一外延层的上表面形成第一导电类型阱区;在第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层;在第一导电类型阱区的上表面形成第二外延层;刻蚀第二外延层、第一导电类型阱区、第一导电类型掺杂层和第二导电类型掺杂层以形成斜坡结构,斜坡结构沿第二外延层的侧壁向第二导电类型掺杂层延伸;在第二外延层的上表面形成栅氧层;在栅氧层上形成栅极和源极,在衬底远离第一外延层的一侧形成漏极。

    碳化硅MOSFET芯片
    34.
    发明公开

    公开(公告)号:CN113054015A

    公开(公告)日:2021-06-29

    申请号:CN201911367261.6

    申请日:2019-12-26

    Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区;所述有源区包括若干元胞结构,所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层;所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层,所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD,改善碳化硅芯片的双极退化效应,提高芯片的可靠性。

    碳化硅器件的元胞结构、其制备方法及碳化硅器件

    公开(公告)号:CN112614879A

    公开(公告)日:2021-04-06

    申请号:CN202011354573.6

    申请日:2020-11-27

    Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件,所述元胞结构包括:多个间隔设置于所述漂移层表面内的第二导电类型阱区;位于所述阱区表面内的源区;位于相邻两个所述阱区之间的栅极沟槽;位于所述漂移层内且纵向间隔设置于所述栅极沟槽下方的第二导电类屏蔽区;其中,所述屏蔽区的顶部与所述栅极沟槽的底部和所述阱区的底部接触。通过在栅极沟槽底部设置纵向间隔的第二导电类型的屏蔽区,可大幅降低阻断状态下器件的栅极介质层的电场应力,大幅提高器件的长期使用可靠性;所述屏蔽区与源极金属层电连接,可以提高器件的开关频率,降低开关损耗。

    一种沟槽IGBT芯片
    36.
    发明授权

    公开(公告)号:CN109755300B

    公开(公告)日:2020-11-10

    申请号:CN201811435318.7

    申请日:2018-11-28

    Abstract: 本发明公开了一种沟槽IGBT芯片,包括:N型衬底;多个条形沟槽栅极,其沿N型衬底表面延伸且平行分布;多个辅助栅极,其垂直于条形沟槽栅极的长度方向,以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区,有源区和陪区交替排列;其中,有源区设置有N+区、P+区、P阱区和N阱区:陪区未设置N+区、P+区、P阱区和N阱区;发射极金属层,其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极,从而对有源区和陪区两者间进行有效隔离,避免二者之间工作中相互干扰,进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

Patent Agency Ranking