-
公开(公告)号：CN118605947A
公开(公告)日：2024-09-06
申请号：CN202410754771.3
申请日：2024-06-12
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种支持异常嵌套的RISC‑V处理器、容错系统和方法，基于RISC‑V处理器支持的嵌套层数N，N≥1，RISC‑V处理器内设置有嵌套层数指示寄存器mhier，嵌套层数指示寄存器mhier最大数值为N，最小值为0，嵌套层数指示寄存器mhier每位数值均配套设置有一套mcause、mepc、mstatus、mtval以及用户自定义与异常相关寄存器。能够支持处理器中异常的嵌套，嵌套次数可根据应用需求进行设计实现。
-
公开(公告)号：CN117973287A
公开(公告)日：2024-05-03
申请号：CN202410223039.3
申请日：2024-02-28
Applicant: 西安微电子技术研究所
IPC: G06F30/34
Abstract: 本发明公开了一种面向安全实时应用MCU的中断控制系统和方法，包括处理器模块CPU、中断控制器模块IRQCTRL、中断集中管理模块IRQ_PREMANGE、系统总线模块SYSTEM_BUS和多个功能模块；当某个功能模块发生irq0中断时，功能模块输出irq0中断请求至中断集中管理模块，中断集中管理模块经过中断优先级判定及状态存储后输出中断请求int0或int1给中断控制器；当某个功能模块发生irq1中断时，irq1直接输出到中断控制器模块；中断控制器模块接收到int0/int1或irq1后，经过优先级判定及状态存储后，通过irqreq/irqack信号与处理器模块进行交互，控制处理器模块进入中断服务程序处理当前中断，处理器模块完成中断处理后，告知中断控制器模块并退出中断服务程序。
-
公开(公告)号：CN117112961A
公开(公告)日：2023-11-24
申请号：CN202310946374.1
申请日：2023-07-28
Applicant: 西安微电子技术研究所
IPC: G06F17/10 , G06N3/0464 , G06N3/067
Abstract: 本发明公开了一种光电混合计算系统及其应用方法，包括，数据输入配置模块，指示输入数据的维度、尺寸、数据来源和数据填充，计算配置模块，指示计算核中数据计算的类型和对应权重参数的存储地址，并进行数据的计算，模型参数配置模块，指示光学相位值、数据偏置、非线性激活、量化和反量化参数，数据输出模块，用于配置计算数据的输出方式和输出地址，通过模型参数配置模块有效区分光电混合计算芯片中的光域和电域功能，计算配置模块同时具有配置参数和计算的能力，对数据输入配置模块的数据再次进行配置和计算，通过数据输出模块进行输出，解决了光子计算和电子计算在指令集中融合困难，提高芯片的可编程性，通用性和易用性。
-
公开(公告)号：CN113946535B
公开(公告)日：2023-09-19
申请号：CN202111275681.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种总线的宏节拍和周期生成方法，本发明能够生成FlexRay总线中基础的时间uT、MT和时钟周期，并将rate修正值和offset修正值应用到周期长度的修正之中，为FlexRay总线数据的接收和发送提供了时间依据。本发明针对FlexRay总线中的主导冷启动节点和非主导冷启动节点，均可以生成总线的uT、MT和周期，增强了应用的广泛性；本发明针对单通道和双通道，均可以产生uT、MT和周期；本发明将周期分为奇数周期和偶数周期，将rate修正值应用于全周期中；将offset修正值应用于奇数周期中，有效解决了系统纠正值的应用问题。
-
公开(公告)号：CN113255897B
公开(公告)日：2023-07-07
申请号：CN202110655204.9
申请日：2021-06-11
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种卷积神经网络的池化计算单元，属于数字电路领域。本发明包括36个基本计算单元C0～C35和4个结果计算单元R0～R3；基本计算单元和所述结果计算单元均受表征池化类型的信号控制；当进行池化计算时，输入特征图像整行按顺序从输入端口输入，池化计算流水建立之后，池化计算单元按顺序每周期给出相应的输出图像数据；N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算，或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置，增加了池化计算单元的可用性；该池化计算单元扩展简单，根据需求和系统开销灵活确定其计算并行度；输入图像数据复用大大减少了功耗。
-
Patent Agency Ranking
公开(公告)号：CN113162906B
公开(公告)日：2023-04-07
申请号：CN202110218237.7
申请日：2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种NoC传输方法，本发明将包格式分为数据类包格式、请求类包格式和回复类包格式。任务传输协议将任务分为写传输和读传输。写传输协议又划分为带回复包写传输和不带回复包写传输。同时，定义了任务传输协议的包长度可配置。本发明既具有系统性、全面性，又有效提高了NoC传输效率，为不同应用场合下NoC传输协议定义提供有效的解决方案。
-
公开(公告)号：CN115630598A
公开(公告)日：2023-01-20
申请号：CN202211348841.2
申请日：2022-10-31
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种支持不同封装形式的管脚复用方法和系统，包括以下过程，将不同的封装形式管脚复用进行分割，每种封装形式单独进行管脚复用控制管理，形成封装形式选择配置；将封装形式选择配置写到非易失性存储体中，通过读取非易失性存储体中的封装形式选择配置，通过封装形式选择配置来选择具体封装形式下的复用管脚。在不增加额外管脚的情况下，实现不同封装形式下管脚复用的快速切换，实现芯片不同封装形式下的有效管脚复用，降低用户使用复杂度。
-
公开(公告)号：CN113992472A
公开(公告)日：2022-01-28
申请号：CN202111275674.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L12/40
Abstract: 本发明公开了一种FlexRay总线IP核的工作方法及系统，本发明通过设置时钟复位模块、寄存器配置模块、宏节拍模块、偏差测量模块、纠正值计算模块、协议控制模块、接收控制模块、发送控制模块和存储控制模块，实现了FlexRay总线的寄存器配置，实现了宏节拍控制和周期控制，实现了对传输偏差值的测量，实现了对纠偏值的计算；实现了总线的协议控制，并实现了数据的发送和接收，并且本发明能够应用到FPGA中，也可以应用到专用ASIC电路中。
-
公开(公告)号：CN120012175A
公开(公告)日：2025-05-16
申请号：CN202510101300.7
申请日：2025-01-22
Applicant: 西安微电子技术研究所
IPC: G06F21/76 , G06F21/60 , G06N3/063 , G06N3/0464
Abstract: 本发明属于计算机硬件加速技术领域，涉及一种基于软硬件协同的神经网络加速器授权方法、系统和设备。本发明通过获取现场可编程门阵列的DNA码，确保了后续加密和解码操作的针对性；对现场可编程门阵列的DNA码进行两个级别的加密得到授权码，增强了授权码的安全性；在获取到神经网络加速器运行指令后，对授权码进行两个级别的解码得到最终结果数据；对比最终结果数据与现场可编程门阵列的DNA码，若最终结果数据与现场可编程门阵列的DNA码相同，则授权启动神经网络加速器，否则神经网络加速器进入授权失败状态，从而防止未经授权的访问和使用。本发明有利于实现加密授权安全性和硬件资源利用之间的优化平衡，有利于优化神经网络加速器的运行速率。
-
公开(公告)号：CN119780668A
公开(公告)日：2025-04-08
申请号：CN202411830858.0
申请日：2024-12-12
Applicant: 西安微电子技术研究所
IPC: G01R31/28 , H04L67/00 , G06F11/3668
Abstract: 本发明公开了一种多芯片集成的SIP模块的自动化测试系统及方法，测试系统在对各芯片单独测试后，通过整体系统测试，能够全面检测SIP模块中FPGA和ARM之间的互联通信以及协同工作情况，有效解决了多芯片互联测试难题。该自动化测试系统通过上位机的统一控制和管理，实现了从编程到测试结果输出的全自动化流程，减少了人工干预，提高了测试效率和准确性。通过上位机对各芯片的独立测试以及整体系统测试的综合数据收集和分析，能够更精准地判断故障所在，大大缩短了故障排查和修复的时间。因此，本发明提出的系统提高了SIP的测试自动化、测试覆盖率和测试的可扩展性。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.025 seconds)
