-
公开(公告)号：CN108427838B
公开(公告)日：2021-12-24
申请号：CN201810186686.6
申请日：2018-03-07
Applicant: 西安微电子技术研究所
IPC: G06F30/398
Abstract: 本发明公开了一种基于仿真的数字电路故障注入方法，包括创建目标信号列表，获取目标信号，故障注入。所采用的技术方案应该支持多信号列表的灵活操作，故障注入类型可设置，故障的持续时间可设置，除了能实现指定信号的故障注入，还要能实现故障的随机注入以及多点故障注入。本发明为基于仿真的故障注入技术，不需要修改VHDL模型，直接在Test Bench(TB)中采用简短高效的代码实现，能够简单快速的支持可靠性设计的验证。本发明简单易行，能够快速实现且使用灵活的故障注入方法，能够有效模拟出实际环境下导致处理器内部电平翻转等故障现象。
-
公开(公告)号：CN113312285A
公开(公告)日：2021-08-27
申请号：CN202110656789.6
申请日：2021-06-11
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种卷积神经网络加速器及其工作方法，属于数字电路领域。本发明中的寄存器管理单元用于存储对卷积阵列的配置文件，当前卷积计算的各项参数信息，同时记录卷积阵列当前的运算状态，供主处理器查询；全局缓存模块用于对filter、ifmap和psum进行缓存；卷积阵列控制模块在接收到启动命令后根据寄存器管理单元提供的参数信息进行相应的数据交互操作，进行filter/ifmap和psum的传递；卷积阵列由大量PE单元级联而成，用于实现卷积运算；Pooling层用于进行池化计算；激活函数用于进行激活函数的计算。本发明克服了CNN卷积器的最大化输入数据重用和最小化Psum产生是无法同时实现的缺点。
-
公开(公告)号：CN107358978A
公开(公告)日：2017-11-17
申请号：CN201710452893.7
申请日：2017-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种兼容定时和性能计数的可配置装置，将定时计数和性能计数两种功能融合到一个装置中，使用同一个计数器，使用的时候通过配置寄存器来选择使用定时功能还是性能计数功能。考虑到实际应用中可能存在需要同时使用多个定时计数器/性能计数器的情况，可以将这中装置同时设置多套，每个功能单元都包含一个计数器，且都能工作在定时或者性能计数的模式下，定时/性能计数值是用户可以随时获取的，从而让芯片使用者通过该装置更加清楚直观的明确当前程序的性能，方便用户对应用程序的性能评估，操作次数更少和功耗都更低的应用程序，也可以用来配合某些指令的执行，获取到一些统计性的数据，例如数据筛选时给出满足条件的数据个数。
-
公开(公告)号：CN107301031A
公开(公告)日：2017-10-27
申请号：CN201710452911.1
申请日：2017-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种规格化浮点数据筛选电路，包括规格化浮点数据比较器、上升沿监测电路、输入电路和输出电路；浮点数据流Ain和浮点数据流Ain所对应的地址流Bin由输入电路输入，经规格化浮点数据比较器后输出结果R至输出电路，输出求得的最大/小值数据MData、数据所对应的地址MAddr、使能信号MEn、阈值比较结果ThresholdData以及当前阈值比较有效信号ThresholdEn。本发明能够以数据流方式实现对大量规格化浮点数据的筛选，能够给出满足指定条件的数据或者对应的地址。在ALU中设计这样的筛选装置，能够快速完成浮点数据的筛选，简化软件程序的设计，降低处理器的执行能耗，弥补普通的数据比较指令只能对较少的几个数(一般两个数)进行比较的不足。
-
公开(公告)号：CN113946526A
公开(公告)日：2022-01-18
申请号：CN202111277505.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。
-
Patent Agency Ranking
公开(公告)号：CN107340992B
公开(公告)日：2020-07-28
申请号：CN201710452883.3
申请日：2017-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种定点数据筛选电路，包括上升沿检测电路、输入电路、减法器以及输出电路；待筛选数据DataA、待筛选数据在存储器中的地址DataB以及执行阈值比较指令时的阈值DR0为输入数据；减法器的被减数输入端输入DataA，减数端输入DR0或上一个DataA，减法器的输出端连接上升沿检测电路，上升沿检测电路的输出端以及输入电路的输出端均与输出电路相连。本发明能够以数据流方式实现对大量定点数据的筛选，能够给出满足指定条件的数据或者对应的地址。在ALU中设计这样的筛选装置，能够快速完成定点数据的筛选，简化软件程序的设计，降低处理器的执行能耗，弥补普通的数据比较指令只能对较少的几个数(一般两个数)进行比较的不足。
-
公开(公告)号：CN107358978B
公开(公告)日：2020-06-23
申请号：CN201710452893.7
申请日：2017-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种兼容定时和性能计数的可配置装置，将定时计数和性能计数两种功能融合到一个装置中，使用同一个计数器，使用的时候通过配置寄存器来选择使用定时功能还是性能计数功能。考虑到实际应用中可能存在需要同时使用多个定时计数器/性能计数器的情况，可以将这中装置同时设置多套，每个功能单元都包含一个计数器，且都能工作在定时或者性能计数的模式下，定时/性能计数值是用户可以随时获取的，从而让芯片使用者通过该装置更加清楚直观的明确当前程序的性能，方便用户对应用程序的性能评估，操作次数更少和功耗都更低的应用程序，也可以用来配合某些指令的执行，获取到一些统计性的数据，例如数据筛选时给出满足条件的数据个数。
-
公开(公告)号：CN108427838A
公开(公告)日：2018-08-21
申请号：CN201810186686.6
申请日：2018-03-07
Applicant: 西安微电子技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种基于仿真的数字电路故障注入方法，包括创建目标信号列表，获取目标信号，故障注入。所采用的技术方案应该支持多信号列表的灵活操作，故障注入类型可设置，故障的持续时间可设置，除了能实现指定信号的故障注入，还要能实现故障的随机注入以及多点故障注入。本发明为基于仿真的故障注入技术，不需要修改VHDL模型，直接在Test Bench(TB)中采用简短高效的代码实现，能够简单快速的支持可靠性设计的验证。本发明简单易行，能够快速实现且使用灵活的故障注入方法，能够有效模拟出实际环境下导致处理器内部电平翻转等故障现象。
-
公开(公告)号：CN113946526B
公开(公告)日：2023-06-09
申请号：CN202111277505.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。
-
公开(公告)号：CN113255897A
公开(公告)日：2021-08-13
申请号：CN202110655204.9
申请日：2021-06-11
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种卷积神经网络的池化计算单元，属于数字电路领域。本发明包括36个基本计算单元C0～C35和4个结果计算单元R0～R3；基本计算单元和所述结果计算单元均受表征池化类型的信号控制；当进行池化计算时，输入特征图像整行按顺序从输入端口输入，池化计算流水建立之后，池化计算单元按顺序每周期给出相应的输出图像数据；N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算，或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置，增加了池化计算单元的可用性；该池化计算单元扩展简单，根据需求和系统开销灵活确定其计算并行度；输入图像数据复用大大减少了功耗。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.028 seconds)
