-
公开(公告)号：CN119780668A
公开(公告)日：2025-04-08
申请号：CN202411830858.0
申请日：2024-12-12
Applicant: 西安微电子技术研究所
IPC: G01R31/28 , H04L67/00 , G06F11/3668
Abstract: 本发明公开了一种多芯片集成的SIP模块的自动化测试系统及方法，测试系统在对各芯片单独测试后，通过整体系统测试，能够全面检测SIP模块中FPGA和ARM之间的互联通信以及协同工作情况，有效解决了多芯片互联测试难题。该自动化测试系统通过上位机的统一控制和管理，实现了从编程到测试结果输出的全自动化流程，减少了人工干预，提高了测试效率和准确性。通过上位机对各芯片的独立测试以及整体系统测试的综合数据收集和分析，能够更精准地判断故障所在，大大缩短了故障排查和修复的时间。因此，本发明提出的系统提高了SIP的测试自动化、测试覆盖率和测试的可扩展性。
-
公开(公告)号：CN111459739B
公开(公告)日：2023-02-24
申请号：CN202010247011.5
申请日：2020-03-31
Applicant: 西安微电子技术研究所
Abstract: 本发明属于集成电路应用验证和应用开发领域，公开了一种QDR SRAM应用验证板及验证方法，包括PCB板，在PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块，抗辐照处理器设计了第一QDR SRAM控制器，FPGA上设计了第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器用于连接待验证QDR SRAM，抗辐照处理器和FPGA的编译调试接口用于待验证QDR SRAM的配置和读/写。解决了现有QDR SRAM应用验证板仅可以验证QDR SRAM与特定单一处理器的匹配性以及不能进行宇航用QDR SRAM抗辐照性能的应用验证的缺点，本发明不仅可以验证QDR SRAM与特定种类处理器的匹配性，可以验证QDR SRAM与不同种类控制器之间的匹配性和兼容性，可以进行宇航用QDR SRAM的应用验证，提高了应用验证的覆盖性。
-
公开(公告)号：CN108897927B
公开(公告)日：2022-03-01
申请号：CN201810602678.5
申请日：2018-06-12
Applicant: 西安微电子技术研究所
Inventor： 张群
IPC: G06F30/398
Abstract: 一种基于AMC架构的RapidIO系统集成应用验证系统及方法，包括1601P的板内器件间RapidIO互联设计及AMC单板间互联的设计、与不同种类器件的RapidIO接口板间互联设计、通过switch实现多节点组网通信等的系统集成设计。利用本发明解决了传统RapidIO验证中的单纯板内器件间两个节点互联通信、不能灵活配置1X/4X工作模式和不能多节点组网通信等问题，不仅能够保证覆盖板内两节点互联应用、不同种类器件间的RapidIO板间互联应用，还能够完成多个RapidIO节点组网通信的系统集成应用验证，全面验证了RapidIO的设计功能和在系统集成中的性能，为后续应用和推广提供了设计示例。
-
公开(公告)号：CN107329872A
公开(公告)日：2017-11-07
申请号：CN201710543072.4
申请日：2017-07-05
Applicant: 西安微电子技术研究所
Inventor： 张群
IPC: G06F11/267
CPC classification number: G06F11/267
Abstract: 本发明涉及一种适用于协处理器应用验证实现方法，主要由多电源域单独供电设计、高速接口系统集成应用验证设计和电源功耗及高速信号可测性设计组成。利用本发明的系统实现方法解决了传统处理器应用验证板供电种类和供电能力不足、通信接口系统集成速率低和大功耗电源、高速信号不可检测等问题，不仅可以保证协处理器的多电源域、大功耗、单独供电，还可以完成协处理器多个高速接口的系统集成和应用验证，并在保证电源完整性和信号完整性的前提下实现可测性设计，保证在全面验证协处理器设计功能的前提下，完成电源功耗和高速信号的可监测，为后续的设计提供验证依据。
-
公开(公告)号：CN109241641B
公开(公告)日：2022-09-13
申请号：CN201811089164.0
申请日：2018-09-18
Applicant: 西安微电子技术研究所
Inventor： 张群
IPC: G06F30/33 , G06F11/36 , G06F115/02
Abstract: 本发明公开了一种双核ARM型SoC应用验证实现方法及应用验证板，应用验证板包括LSoCAM0201、5片MT41K256M16、以太网收发器、1M收发器、4M收发器、第一串行PROM、第二串行PROM、接插件、FPGA和拨码开关；应用验证实现方法通过5片MT41K256M16实现对双核ARM型SoC集成的DDR控制器设计功能的应用验证和性能的评估，通过以太网收发器实现以太网接口可配置的应用验证；通过1M/4M收发器实现1553B模块的1M/4M工作模式的应用验证；通过第一串行PROM、第二串行PROM和接插件实现QSPI/SPI与串行PROM的集成应用和通信功能预留；通过FPGA和拨码开关实现GPIO/EMIF管脚复用等设计功能的应用验证。本发明解决了非ARM型SoC应用验证板SDRAM接口速率低、低速通用接口集成和外设接口功能单一等问题，确保了对双核ARM型SoC设计功能的全面验证。
-
Patent Agency Ranking
公开(公告)号：CN111459739A
公开(公告)日：2020-07-28
申请号：CN202010247011.5
申请日：2020-03-31
Applicant: 西安微电子技术研究所
Abstract: 本发明属于集成电路应用验证和应用开发领域，公开了一种QDR SRAM应用验证板及验证方法，包括PCB板，在PCB板上设置抗辐照处理器、FPGA、供电模块、时钟模块和复位模块，抗辐照处理器设计了第一QDR SRAM控制器，FPGA上设计了第二QDR SRAM控制器，第一QDR SRAM控制器和第二QDR SRAM控制器用于连接待验证QDR SRAM，抗辐照处理器和FPGA的编译调试接口用于待验证QDR SRAM的配置和读/写。解决了现有QDR SRAM应用验证板仅可以验证QDR SRAM与特定单一处理器的匹配性以及不能进行宇航用QDR SRAM抗辐照性能的应用验证的缺点，本发明不仅可以验证QDR SRAM与特定种类处理器的匹配性，可以验证QDR SRAM与不同种类控制器之间的匹配性和兼容性，可以进行宇航用QDR SRAM的应用验证，提高了应用验证的覆盖性。
-
公开(公告)号：CN108804747A
公开(公告)日：2018-11-13
申请号：CN201810336438.5
申请日：2018-04-12
Applicant: 西安微电子技术研究所
Inventor： 张群
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5072
Abstract: 一种海量信息处理器的应用验证系统及其验证方法，验证系统包括与1601P互联的FPGA，采用1601P与FPGA互联的方式，通过高速接插件将两个器件的部分RapidIO通道引出，实现对4路4X RapidIO不同工作模式的应用和验证。在1601P应用验证中使用DDR2+SDRAM和DDR3+SDRAM，完成接口兼容DDR2/DDR3的应用验证。1601P上集成了PIU与EMIF功能管脚，PIU与EMIF功能管脚分别连接FPGA和PROM，在FPGA中设计主控处理器，实现PIU功能的验证；EMIF接口连接FLASH，进行FLASH及EDAC功能验证，最大程度发挥了应用验证系统的功能。
-
公开(公告)号：CN119442986A
公开(公告)日：2025-02-14
申请号：CN202411532731.0
申请日：2024-10-30
Applicant: 西安微电子技术研究所
IPC: G06F30/33 , G06F30/337 , G06F13/42
Abstract: 本发明属于集成电路应用验证和开发领域，公开了一种高性能通信处理器应用验证系统及方法，包括DDR控制器接口应用验证模块、USB应用验证模块、以太网应用验证模块、显示控制应用验证模块、SDHC应用验证模块、IFC应用验证模块以及功能复用的高速串行通信接口应用验证模块；能够进行DDR控制器接口、IFC控制器接口、SDHC控制器接口、显示控制接口、功能复用的高速串行通信接口、USB及以太网等功能模块的应用验证设计，完成其设计功能的应用验证和性能的测试，并设计其应用示例和开发模式，为用户应用提供设计示例，为用户的应用开发提供平台，解决了高性能通信处理器，如LT1022全部设计功能集成设计的应用验证与开发。
-
公开(公告)号：CN116610611A
公开(公告)日：2023-08-18
申请号：CN202310440837.7
申请日：2023-04-21
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种适用于SIP应用和开发的系统，选用自主设计的SIP模块，以替代一般处理器最小系统需要很多外围电路的最小系统设计，简化系统集成，集成了供电接口应用开发模块、存储器接口应用开发模块、采集/转换接口应用开发模块、通讯接口应用开发模块、控制接口应用开发模块和预留扩展接口应用开发模块，满足高主频、高性能、通用性的要求同时，预留扩展升级，满足设备更新升级的需求。
-
公开(公告)号：CN109189624B
公开(公告)日：2022-02-01
申请号：CN201811058513.2
申请日：2018-09-11
Applicant: 西安微电子技术研究所
Inventor： 张群
IPC: G06F11/22 , G06F11/273
Abstract: 本发明公开了一种海量信息处理器单粒子试验实现方法及单粒子试验板，所述方法包括4路4X RapidIO单粒子试验验证、DDR接口兼容DDR2/DDR3单粒子试验验证、调试、复位和过程监控设计以及低速通信接口的单粒子试验验证；所述单粒子试验板包括1601ARH、与1601ARH的4路RapidIO接口连接的4个Samtec接插件、与1601ARH的REFCLK接口连接的2片CDCM6208、与1601ARH上集成在PPC核上的DDR接口连接的3片DDR3+SDRAM、与1601ARH的调试接口连接的FPGA和与1601ARH的4路低速通信接口连接的422串口收发器。本发明满足1601ARH的4路4X RapidIO设计功能和不同工作模式的单粒子试验验证，完成2个DDR2/DDR3接口兼容的单粒子试验验证，实现监控、复位和低速通信模块自环测试等的单粒子试验验证，完成对1601ARH设计的抗辐照性能的验证、鉴定和考核。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.058 seconds)
