公开(公告)号：CN113312285B

公开(公告)日：2023-08-18

申请号：CN202110656789.6

申请日：2021-06-11

Applicant: 西安微电子技术研究所

Inventor： 王硕 ,  杨靓 ,  金玉琳 ,  闫鑫 ,  杨晨东 ,  秦晴 ,  纪虎东 ,  朱青 ,  程智

IPC: G06F13/28 ,  G06N3/0464 ,  G06N3/08 ,  G06N3/063

Abstract: 本发明公开了一种卷积神经网络加速器及其工作方法，属于数字电路领域。本发明中的寄存器管理单元用于存储对卷积阵列的配置文件，当前卷积计算的各项参数信息，同时记录卷积阵列当前的运算状态，供主处理器查询；全局缓存模块用于对filter、ifmap和psum进行缓存；卷积阵列控制模块在接收到启动命令后根据寄存器管理单元提供的参数信息进行相应的数据交互操作，进行filter/ifmap和psum的传递；卷积阵列由大量PE单元级联而成，用于实现卷积运算；Pooling层用于进行池化计算；激活函数用于进行激活函数的计算。本发明克服了CNN卷积器的最大化输入数据重用和最小化Psum产生是无法同时实现的缺点。

公开(公告)号：CN113255897B

公开(公告)日：2023-07-07

申请号：CN202110655204.9

申请日：2021-06-11

Applicant: 西安微电子技术研究所

Inventor： 杨晨东 ,  秦晴 ,  杨靓 ,  黄巾 ,  王硕 ,  闫鑫 ,  金玉琳 ,  程智 ,  纪虎东 ,  朱青

IPC: G06V10/82 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: 本发明公开了一种卷积神经网络的池化计算单元，属于数字电路领域。本发明包括36个基本计算单元C0～C35和4个结果计算单元R0～R3；基本计算单元和所述结果计算单元均受表征池化类型的信号控制；当进行池化计算时，输入特征图像整行按顺序从输入端口输入，池化计算流水建立之后，池化计算单元按顺序每周期给出相应的输出图像数据；N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算，或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置，增加了池化计算单元的可用性；该池化计算单元扩展简单，根据需求和系统开销灵活确定其计算并行度；输入图像数据复用大大减少了功耗。

公开(公告)号：CN119780668A

公开(公告)日：2025-04-08

申请号：CN202411830858.0

申请日：2024-12-12

Applicant: 西安微电子技术研究所

Inventor： 程智 ,  张群 ,  贾一鸣 ,  张晓敏 ,  刘晨 ,  李春 ,  王华莹 ,  黄巾 ,  李海松

IPC: G01R31/28 ,  H04L67/00 ,  G06F11/3668

Abstract: 本发明公开了一种多芯片集成的SIP模块的自动化测试系统及方法，测试系统在对各芯片单独测试后，通过整体系统测试，能够全面检测SIP模块中FPGA和ARM之间的互联通信以及协同工作情况，有效解决了多芯片互联测试难题。该自动化测试系统通过上位机的统一控制和管理，实现了从编程到测试结果输出的全自动化流程，减少了人工干预，提高了测试效率和准确性。通过上位机对各芯片的独立测试以及整体系统测试的综合数据收集和分析，能够更精准地判断故障所在，大大缩短了故障排查和修复的时间。因此，本发明提出的系统提高了SIP的测试自动化、测试覆盖率和测试的可扩展性。

公开(公告)号：CN113255897A

公开(公告)日：2021-08-13

申请号：CN202110655204.9

申请日：2021-06-11

Applicant: 西安微电子技术研究所

Inventor： 杨晨东 ,  秦晴 ,  杨靓 ,  黄巾 ,  王硕 ,  闫鑫 ,  金玉琳 ,  程智 ,  纪虎东 ,  朱青

IPC: G06N3/04 ,  G06N3/063 ,  G06N3/08 ,  G06K9/46

Abstract: 本发明公开了一种卷积神经网络的池化计算单元，属于数字电路领域。本发明包括36个基本计算单元C0～C35和4个结果计算单元R0～R3；基本计算单元和所述结果计算单元均受表征池化类型的信号控制；当进行池化计算时，输入特征图像整行按顺序从输入端口输入，池化计算流水建立之后，池化计算单元按顺序每周期给出相应的输出图像数据；N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算，或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置，增加了池化计算单元的可用性；该池化计算单元扩展简单，根据需求和系统开销灵活确定其计算并行度；输入图像数据复用大大减少了功耗。

公开(公告)号：CN113312285A

公开(公告)日：2021-08-27

申请号：CN202110656789.6

申请日：2021-06-11

Applicant: 西安微电子技术研究所

Inventor： 王硕 ,  杨靓 ,  金玉琳 ,  闫鑫 ,  杨晨东 ,  秦晴 ,  纪虎东 ,  朱青 ,  程智

IPC: G06F13/28 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: 本发明公开了一种卷积神经网络加速器及其工作方法，属于数字电路领域。本发明中的寄存器管理单元用于存储对卷积阵列的配置文件，当前卷积计算的各项参数信息，同时记录卷积阵列当前的运算状态，供主处理器查询；全局缓存模块用于对filter、ifmap和psum进行缓存；卷积阵列控制模块在接收到启动命令后根据寄存器管理单元提供的参数信息进行相应的数据交互操作，进行filter/ifmap和psum的传递；卷积阵列由大量PE单元级联而成，用于实现卷积运算；Pooling层用于进行池化计算；激活函数用于进行激活函数的计算。本发明克服了CNN卷积器的最大化输入数据重用和最小化Psum产生是无法同时实现的缺点。