一种具有过压保护功能的晶闸管及制造方法

    公开(公告)号:CN111599859B

    公开(公告)日:2023-06-23

    申请号:CN201910130201.6

    申请日:2019-02-21

    Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法,晶闸管包括:依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层;在第一导电层的远离衬底层的一面上设置的阳极金属电极;在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区;及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极,衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区,两个第二导电区内均设置发射极区;两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单,能够与IGBT模块并联后保护IGBT模块不被过电压损坏。

    半导体器件及其制备方法、电力变换装置

    公开(公告)号:CN116031292A

    公开(公告)日:2023-04-28

    申请号:CN202211689741.6

    申请日:2022-12-27

    Abstract: 本公开提供一种功率半导体器件及其制备方法、电力变换装置。半导体器件包括:半导体层,具有彼此相对的第一面和第二面,在第一面上设置有凹槽,半导体层包括第一导电类型的第一半导体区域、第二导电类型的第二半导体区域、第一导电类型的第三半导体区域;栅极;栅绝缘层;其中,第一半导体区域在凹槽的表面形成第一表面区域,第二半导体区域在凹槽的表面形成第二表面区域,第三半导体区域在凹槽的表面形成第三表面区域,第二表面区域环绕第一表面区域,第三表面区域环绕第二表面区域,第一表面区域、第二表面区域和第三表面区域连为一体,第二表面区域与栅极相对设置,以受栅极的电压控制形成连接第一半导体区域和第三半导体区域的反型层。

    一种碳化硅MOSFET器件的元胞结构及功率半导体器件

    公开(公告)号:CN113054016B

    公开(公告)日:2023-04-07

    申请号:CN201911370082.8

    申请日:2019-12-26

    Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构,包括:位于衬底层上的漂移区,位于漂移区内的第二导电类型阱区和第一JFET区,位于阱区表面内的增强区,位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极,位于增强区上的源极金属,位于第二电类型增强区和漂移区上的肖特基金属,位于肖特基金属之间漂移区表面的第二JFET区,以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD,抑制了体二极管的开启,提高了器件可靠性,通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间,增加了芯片整体功率密度,且肖特基金属与第二JFET区进行间隔设置,实现了导通电阻和漏电流较好的折中关系。

    一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

    公开(公告)号:CN113130665A

    公开(公告)日:2021-07-16

    申请号:CN201911395653.3

    申请日:2019-12-30

    Abstract: 本发明公开了一种碳化硅肖特基二极管芯片的元胞结构,包括:位于衬底之上的漂移区,漂移区表面向下设置有邻接的阱区和JFET区,位于阱区之上与阱区形成欧姆接触的欧姆金属,位于JFET区之上的鳍式结构,设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属,以及位于衬底之下的阴极。本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触,增加了肖特基接触的面积,扩大了导通电流的路径,降低了芯片的导通电阻,同时有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应,降低了在反向阻断工况时肖特基接触中心位置的电场强度,保持或降低了反偏时的漏电几率。

    沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件

    公开(公告)号:CN111986991A

    公开(公告)日:2020-11-24

    申请号:CN202010838550.6

    申请日:2020-08-19

    Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件,所述碳化硅器件的制备方法包括:通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口;其中,所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°;通过所述第三刻蚀窗口,采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽,所述屏蔽区的剩余部分位于所述沟槽下方;其中,所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角;在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。

    一种离子注入方法
    27.
    发明公开

    公开(公告)号:CN116130340A

    公开(公告)日:2023-05-16

    申请号:CN202211678536.X

    申请日:2022-12-26

    Abstract: 本发明提供了一种离子注入方法,解决了传统的工艺难以在碳化硅晶圆上实现理想的P+离子注入结深的问题。所述离子注入方法包括:提供一晶圆;在所述晶圆上形成具有图形化的刻蚀掩膜层;基于所述刻蚀掩膜层对所述晶圆进行刻蚀以形成沟槽;在所述刻蚀掩膜层远离所述晶圆的一侧以及所述沟槽的侧壁及底部形成第一注入掩膜层;在所述沟槽的部分或全部侧壁形成金属层;在所述注入掩膜层远离所述刻蚀掩膜层一侧表面、所述沟槽的部分侧壁和/或所述沟槽的底部形成第二注入掩膜层;进行至少两次离子倾斜注入,以在所述沟槽的侧壁和/或沟槽底部形成第一导电类型的注入结构。

    带有P+沟槽结构的碳化硅MOSFET器件及制作方法

    公开(公告)号:CN115954379A

    公开(公告)日:2023-04-11

    申请号:CN202211436700.6

    申请日:2022-11-16

    Abstract: 本公开涉及芯片制造技术领域,提供了带有P+沟槽结构的碳化硅MOSFET器件及制作方法。该器件的元胞包括:所述碳化硅N‑外延层内部形成有两个对称设置的P‑base区域;所述P‑base区域内部形成有通过自对准技术形成的N+源极区域,所述N+源极区域内部形成有P+沟槽;所述P+沟槽的底部下方形成有P+源极区域;所述碳化硅N‑外延层形成有层间绝缘介质,所述层间绝缘介质内设有栅极金属,所述层间绝缘介质设有源极开孔;所述P+沟槽的侧壁和底部,以及所述源极开孔的底部设有均匀厚度的源极金属。本公开实施例通过形成的N+源极和P+源极,使得源极与P‑base形成短接,抑制寄生NPN效应,同时又提高P+源极的精度,避免元胞内的不均流现象,提高器件的可靠性。

    一种碳化硅MOSFET器件的元胞结构及功率半导体器件

    公开(公告)号:CN113053992B

    公开(公告)日:2023-04-07

    申请号:CN201911370380.7

    申请日:2019-12-26

    Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构,包括:位于第一导电类型衬底层上的第一导电类型漂移区,位于漂移区内的第二导电类型阱区和JFET区,位于阱区表面内的增强区,位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极,位于增强区上的源极金属,位于第二电类型增强区和漂移区上的肖特基金属,以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD,提高了MOSFET器件体二极管的开启电压,提高了器件可靠性,通过SBD集成于MOSFET元胞结构的JFET区,增加了器件整体功率密度,且肖特基金属与JFET掺杂区域进行错位间隔设置,实现了导通电阻和漏电流较好的折中关系。

    碳化硅器件的元胞结构、其制备方法及碳化硅器件

    公开(公告)号:CN111933710B

    公开(公告)日:2023-04-07

    申请号:CN202010768456.8

    申请日:2020-08-03

    Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件,所述元胞结构包括:多个间隔设置于所述漂移层表面内的第二导电类型阱区;位于所述阱区表面内的第二导电类型第一源区和第一导电类型第二源区;位于相邻两个所述阱区之间的第一栅极沟槽;位于所述漂移层内且位于所述第一栅极沟槽下方的第二导电类型第一屏蔽区;设置于所述第一栅极沟槽内并分别位于所述第一栅极沟槽两侧的第一栅极和第二栅极。通过在第一栅极沟槽底部设置第一屏蔽区,可大幅降低阻断状态下器件的栅极氧化层的电场应力,大幅提高器件的长期使用可靠性。且通过在栅极沟槽内设置通过层间介质层隔离的第一栅极和第二栅极,即形成分裂状的栅极,可降低栅极寄生电容。

Patent Agency Ranking