-
公开(公告)号：CN104347423A
公开(公告)日：2015-02-11
申请号：CN201310662452.1
申请日：2013-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/665 , H01L21/2254 , H01L21/28518 , H01L21/76224 , H01L29/1054 , H01L29/66545 , H01L29/6659 , H01L29/66651 , H01L29/66803
Abstract: 本发明公开了集成结和接触件的形成以形成晶体管，其中，一种方法包括在半导体区域上方形成栅极堆叠件，在半导体区域上方沉积杂质层，在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
-
公开(公告)号：CN107507777B
公开(公告)日：2022-10-18
申请号：CN201710369263.3
申请日：2017-05-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供了一种用于测算半导体器件的至少一种电性能的方法。方法包括：在衬底上形成半导体器件和至少一个测试单元；使用至少一种电子束辐照测试单元；测算通过电子束从测试单元诱导的电子；并且根据从测试单元测算的电子的密度测算半导体器件的电性能。本发明实施例涉及串联(IN‑LINE)器件电性能测算方法及其测试结构。
-
公开(公告)号：CN113130623A
公开(公告)日：2021-07-16
申请号：CN202110208308.5
申请日：2021-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 本发明的半导体装置包括第一隔离结构与第二隔离结构；鳍状结构，沿着第一方向纵向延伸并沿着第二方向夹设于第一隔离结构与第二隔离结构之间，且第一方向垂直于第二方向；第一通道组件，位于第一隔离结构上；第二通道组件，位于第二隔离结构上；以及栅极结构，位于第一通道组件与第二通道组件上并包覆第一通道组件与第二通道组件。
-
公开(公告)号：CN112713118A
公开(公告)日：2021-04-27
申请号：CN202011145950.5
申请日：2020-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开提供一种半导体装置的形成方法，包括：形成垂直结构于基板之上；形成栅极结构于垂直结构的部分之上；露出垂直结构的部分的侧壁；形成间隔物于垂直结构的部分的侧壁之上；以及形成间隙于每一间隔物之中。
-
公开(公告)号：CN106548944B
公开(公告)日：2021-01-12
申请号：CN201510860138.3
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/20
Abstract: 本公开提供一种半导体装置的制造方法实施例，其包括形成一外延部于一基底上方，外延部包括III‑V族材料。一受损材料层位于外延部的至少一表面上。此方法还包括至少氧化受损材料层的外表面，以形成一氧化层、选择性去除氧化层以及当至少一部份的受损层余留于外延部上时，重复氧化及选择性去除步骤。本发明的半导体装置的制造方法，通过一工艺自外延鳍部的外表面、源极/汲级以及纳米接线去除受损材料层，可改善装置的效能。
-
Patent Agency Ranking
公开(公告)号：CN107039278B
公开(公告)日：2020-05-22
申请号：CN201611021412.9
申请日：2016-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08 , H01L29/10
Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括形成从衬底延伸的鳍。鳍具有源极/漏极(S/D)区和沟道区。鳍包括第一半导体层和第一半导体层上的第二半导体层。第一半导体层具有第一组分，且第二半导体层具有不同于第一组分的第二组分。该方法还包括从鳍的S/D区去除第一半导体层，从而使得第二半导体层的在S/D区中的第一部分悬置在间隔中。该方法还包括在S/D区中外延生长第三半导体层，第三半导体层围绕在第二半导体层的第一部分周围。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN107039463B
公开(公告)日：2019-11-01
申请号：CN201710038726.8
申请日：2017-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12
Abstract: 本发明实施例提供了一种半导体器件，其具有第一区域和第二区域。第一区域具有第一突出结构和第二突出结构。第二区域具有第三突出结构和第四突出结构。第一、第二、第三和第四外延层分别形成于第一、第二第三和第四突出结构上。当使得第三和第四外延层暴露时，第一和第二外延层被第一光刻胶层覆盖。介电层形成于第一光刻胶层的上方和第三和第四外延层的上方。部分介电层被第二光刻胶层覆盖。部分介电层形成于第三和第四外延层的上方。蚀刻未被第一和第二光刻胶层保护的部分介电层。去除第一和第二光刻胶层。本发明实施例涉及一种半导体器件及其制造方法。
-
公开(公告)号：CN105609543B
公开(公告)日：2019-09-13
申请号：CN201510796896.3
申请日：2015-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了一种半导体器件及其形成方法。半导体器件包括：衬底，第一和第二源极/漏极(S/D)区，第一和第二S/D区之间的沟道，接合沟道的栅极，和连接到第一S/D区的接触部件。接触部件包括第一和第二接触层。第一接触层具有共形截面轮廓并在其至少两个侧面上与第一S/D区接触。在实施例中，第一接触层与第一S/D区的三个或四个侧面直接接触，以增大接触面积。第一接触层包括半导体‑金属合金、III‑V族半导体和锗中的一种。本发明实施例涉及用于高度缩放的晶体管的接触件。
-
公开(公告)号：CN104916677B
公开(公告)日：2018-09-25
申请号：CN201410315836.0
申请日：2014-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/78 , H01L21/335 , B82Y10/00
Abstract: 本发明提供了具有核‑壳结构的半导体器件。一种器件结构包括形成在支撑件上的核结构、以及形成核结构上并且围绕核结构的至少一部分的壳材料。壳材料和核结构配置为在壳材料中形成量子阱沟道。
-
公开(公告)号：CN108231680A
公开(公告)日：2018-06-29
申请号：CN201710451117.5
申请日：2017-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82
CPC classification number: H01L21/823814 , H01L21/02532 , H01L21/02573 , H01L21/02639 , H01L21/0273 , H01L21/0335 , H01L21/0337 , H01L21/31111 , H01L21/31116 , H01L21/823418 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L27/0924 , H01L21/82
Abstract: 一种半导体装置的制造方法，包含形成第一鳍片结构及第二鳍片结构在基材上，并形成图案化多晶硅结构在第一鳍片结构及第二鳍片结构的第一部分上。方法还包含沉积绝缘层在第一鳍片结构及第二鳍片结构的第二部分上，以及在图案化多晶硅结构上，接着，可选择性地从第一鳍片结构及第二鳍片结构的第二部分中移除绝缘层，并图案化在第二鳍片结构的第二部分上的第一硬遮罩层。方法也包含成长第一磊晶区域在第一鳍片结构的第二部分上、从第二鳍片结构的第二部分中移除被图案化的第一硬遮罩层、图案化在第一磊晶区域上的第二硬遮罩层，以及成长第二磊晶区域在第二鳍片结构的第二部分上。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.05 seconds)
