公开(公告)号：CN113013226B

公开(公告)日：2024-02-06

申请号：CN202011510967.6

申请日：2020-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁顺鑫 ,  王振翰 ,  林耕竹 ,  上野哲嗣 ,  陈婷婷

IPC: H01L29/06 ,  H01L27/088 ,  H01L21/764 ,  H01L21/8234

Abstract: 本发明涉及半导体器件，包括形成在鳍区域上的第一和第二端子以及形成在第一和第二端子之间的密封层。密封层包括掺杂有氧的碳化硅材料。半导体器件还包括由密封层、鳍区域以及第一和第二端子围绕的气隙。本发明还涉及形成半导体器件的方法。

公开(公告)号：CN114823515A

公开(公告)日：2022-07-29

申请号：CN202210079494.1

申请日：2022-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈婷婷 ,  何彩蓉 ,  葛宗翰 ,  郑雅如 ,  彭辞修 ,  王振翰 ,  梁顺鑫 ,  上野哲嗣 ,  林耕竹

IPC: H01L21/8234

Abstract: 本公开描述了一种在栅极结构及源极/漏极(source/drain,S/D)接触件结构之间形成中间间隔物结构并移除中间间隔物结构的顶部以形成凹槽的方法。中间间隔物结构包括第一间隔层、第二间隔层、以及位于第一间隔层及第二间隔层之间的牺牲间隔层。方法还包括移除牺牲间隔层以在第一间隔层及第二间隔层之间形成气隙，以及在气隙、第一间隔层及第二间隔层上旋涂介电层以填充凹槽及密封气隙。介电层包括用于旋涂介电材料的原料。

公开(公告)号：CN107507777B

公开(公告)日：2022-10-18

申请号：CN201710369263.3

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林群雄

IPC: H01L21/50 ,  H01L23/58

Abstract: 本发明实施例提供了一种用于测算半导体器件的至少一种电性能的方法。方法包括：在衬底上形成半导体器件和至少一个测试单元；使用至少一种电子束辐照测试单元；测算通过电子束从测试单元诱导的电子；并且根据从测试单元测算的电子的密度测算半导体器件的电性能。本发明实施例涉及串联(IN‑LINE)器件电性能测算方法及其测试结构。

公开(公告)号：CN112713118A

公开(公告)日：2021-04-27

申请号：CN202011145950.5

申请日：2020-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林志昌 ,  黄耀陞 ,  时定康 ,  林群雄 ,  峰地辉 ,  蔡腾群

IPC: H01L21/8234

Abstract: 本公开提供一种半导体装置的形成方法，包括：形成垂直结构于基板之上；形成栅极结构于垂直结构的部分之上；露出垂直结构的部分的侧壁；形成间隔物于垂直结构的部分的侧壁之上；以及形成间隙于每一间隔物之中。

公开(公告)号：CN107039463B

公开(公告)日：2019-11-01

申请号：CN201710038726.8

申请日：2017-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林群雄

IPC: H01L27/12

Abstract: 本发明实施例提供了一种半导体器件，其具有第一区域和第二区域。第一区域具有第一突出结构和第二突出结构。第二区域具有第三突出结构和第四突出结构。第一、第二、第三和第四外延层分别形成于第一、第二第三和第四突出结构上。当使得第三和第四外延层暴露时，第一和第二外延层被第一光刻胶层覆盖。介电层形成于第一光刻胶层的上方和第三和第四外延层的上方。部分介电层被第二光刻胶层覆盖。部分介电层形成于第三和第四外延层的上方。蚀刻未被第一和第二光刻胶层保护的部分介电层。去除第一和第二光刻胶层。本发明实施例涉及一种半导体器件及其制造方法。

公开(公告)号：CN113013100A

公开(公告)日：2021-06-22

申请号：CN202011292567.2

申请日：2020-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁顺鑫 ,  王振翰 ,  林耕竹 ,  上野哲嗣 ,  陈婷婷

IPC: H01L21/8234 ,  H01L21/8238

Abstract: 本发明涉及一种用于形成半导体器件的方法，该方法包括在相应的第一端子和第二端子的第一侧壁和第二侧壁之间形成开口。第一侧壁和第二侧壁彼此相对。该方法还包括以第一沉积速率在开口的顶部上沉积第一介电材料，以及以第二沉积速率在第一介电材料上以及在第一侧壁和第二侧壁上沉积第二介电材料。第二介电材料以及第一侧壁和第二侧壁截留气袋。该方法还包括对第二介电材料执行处理工艺。

公开(公告)号：CN107507777A

公开(公告)日：2017-12-22

申请号：CN201710369263.3

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林群雄

IPC: H01L21/50 ,  H01L23/58

CPC classification number: G01R31/2653 ,  G01R31/2601 ,  H01L22/14 ,  H01L22/30 ,  H01L22/34 ,  H01L23/58 ,  H01L21/50

Abstract: 本发明实施例提供了一种用于测算半导体器件的至少一种电性能的方法。方法包括：在衬底上形成半导体器件和至少一个测试单元；使用至少一种电子束辐照测试单元；测算通过电子束从测试单元诱导的电子；并且根据从测试单元测算的电子的密度测算半导体器件的电性能。本发明实施例涉及串联(IN-LINE)器件电性能测算方法及其测试结构。

公开(公告)号：CN115440594A

公开(公告)日：2022-12-06

申请号：CN202210873719.0

申请日：2022-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林耕竹 ,  洪宗佑

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/40 ,  H01L29/417 ,  H01L29/49 ,  H01L29/78

Abstract: 公开了具有接触结构的不同配置的半导体器件及其制造方法。该方法包括在衬底上形成第一鳍结构和第二鳍结构，在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(S/D)区域和p型源极/漏极区域，在n型S/D区域和p型S/D区域上分别形成第一氧化停止层和第二氧化停止层，在第一氧化停止层和第二氧化停止层上分别外延生长第一半导体层和第二半导体层，将第一半导体层和第二半导体层分别转化为第一半导体氧化物层和第二半导体氧化物层，在p型S/D区域上形成第一硅锗化物层，以及在第一硅锗化物层和n型S/D区域上形成第二硅锗化物层。

公开(公告)号：CN114823518A

公开(公告)日：2022-07-29

申请号：CN202210087912.1

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姆鲁尼尔·阿必吉斯·卡迪尔巴德 ,  陈科夆 ,  梁正庸 ,  王振翰 ,  邱德洋 ,  彭羽筠 ,  林耕竹

IPC: H01L21/8234

Abstract: 本发明实施例说明形成低热预算的介电层于半导体装置中的方法。方法包括形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构之间具有开口；将可流动的隔离材料填入开口；以等离子体处理可流动的隔离材料；以及移除第一鳍状结构与第二鳍状结构之间的等离子体处理的可流动的隔离材料。

公开(公告)号：CN113594091A

公开(公告)日：2021-11-02

申请号：CN202110733519.0

申请日：2021-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  陈婷婷 ,  梁顺鑫 ,  上野哲嗣 ,  林耕竹

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 本公开描述一种半导体装置的制造方法。半导体装置的制造方法包括：于基板上形成鳍片结构；于鳍片结构的第一部分上形成多晶硅栅极结构；于鳍片结构的第二部分中形成开口，其中鳍片结构的第一部分与第二部分彼此相邻；于多晶硅栅极结构下方的鳍片结构的第一部分的侧壁上横向地形成凹口；以及于凹口之中形成内间隔物结构。内间隔物结构包括被第一介电间隔物层与第二介电间隔物层封闭的内空气间隔物。