-
公开(公告)号：CN119967895A
公开(公告)日：2025-05-09
申请号：CN202510071600.5
申请日：2025-01-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体器件包括：纳米结构堆叠件；第一层，位于纳米结构堆叠件上方并且相对于纳米结构堆叠件偏移；内部间隔件，位于第一层和纳米结构堆叠件之间；以及栅极结构，包裹纳米结构堆叠件。栅极结构包括：栅极电介质，位于纳米结构上以及内部间隔件和纳米结构堆叠件的纳米结构之间；以及栅极金属，位于栅极电介质上。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN119947225A
公开(公告)日：2025-05-06
申请号：CN202510043566.0
申请日：2025-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供了半导体器件及其形成方法。根据本公开的一个实施例的方法包括：形成垂直堆叠在衬底之上的多个半导体纳米结构；形成悬置在半导体纳米结构中的最顶部一个之上的介电结构；形成与半导体纳米结构交错的多个内部间隔件；形成邻接半导体纳米结构的外延部件；以及形成包裹半导体纳米结构和介电结构的每个的栅极结构。
-
公开(公告)号：CN119789521A
公开(公告)日：2025-04-08
申请号：CN202411840459.2
申请日：2024-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了一种半导体器件及其形成方法，半导体器件包括：多个第一纳米结构，形成在第一堆叠件中。该器件还包括：多个第二纳米结构，形成在第二堆叠件中。该器件还包括：第一源极/漏极结构，邻近多个第一纳米结构，第一源极/漏极结构包括具有硅和锗的第一半导体。该器件还包括：第二源极/漏极结构，垂直地堆叠在第一源极/漏极结构上方，并且邻近多个第二纳米结构，第二源极/漏极结构具有其中锗浓度超过第一半导体的锗浓度的第二半导体。
-
公开(公告)号：CN119744000A
公开(公告)日：2025-04-01
申请号：CN202411780520.9
申请日：2024-12-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例提供了半导体器件结构，包括：源极/漏极部件，设置在衬底上方；多个半导体层，垂直堆叠在衬底上方并且与源极/漏极部件接触；栅电极层，围绕多个半导体层的每个的部分；第一介电间隔件，与多个半导体层的最顶部半导体层的第一侧接触；以及第二介电间隔件，与多个半导体层的最顶部半导体层的第二侧接触。本申请的实施例还涉及半导体器件结构及其形成方法。
-
公开(公告)号：CN119694978A
公开(公告)日：2025-03-25
申请号：CN202411740921.1
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/64 , H01L23/528 , H01L23/522
Abstract: 一种形成封装结构的方法包括在晶圆的半导体衬底上形成集成电路器件，在晶圆中形成电压调节器，以及形成金属层作为晶圆的一部分。晶体管形成在比金属层离更远离半导体衬底处。晶体管包括连接到电压调节器的第一源极/漏极区，并且电压调节器被配置为将从第一源极/漏极区接收到的第一电压转换为低于第一电压的第二电压，并将第二电压提供给集成电路器件。电连接器形成在晶圆的表面上，并电连接到晶体管的第二源极/漏极区。本申请的实施例还公开了一种封装结构。
-
Patent Agency Ranking
公开(公告)号：CN119403208A
公开(公告)日：2025-02-07
申请号：CN202411395570.5
申请日：2024-10-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供了具有使用掩埋源极/漏极部件形成的背侧源极/漏极接触件以及形成在掩埋源极/漏极部件和源极/漏极区域之间的半导体盖层的半导体器件。掩埋源极/漏极部件和半导体盖层能够实现自对准背侧源极/漏极接触件和背侧隔离。半导体盖层在背侧接触件形成期间用作蚀刻停止层，同时能够实现源极/漏极区域生长而没有制造损失，诸如源极/漏极区域中的空隙。本申请的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113809076B
公开(公告)日：2025-01-14
申请号：CN202110477781.3
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。在实施例中，半导体结构包括：外延源极部件和外延漏极部件；沟道构件的垂直堆叠件，设置在背侧介电层上方，沟道构件的垂直堆叠件沿方向在外延源极部件和外延漏极部件之间延伸；栅极结构，包裹沟道构件的垂直堆叠件的每个；以及背侧源极接触件，设置在背侧介电层中。背侧源极接触件包括邻近外延源极部件的顶部和远离外延源极部件的底部。顶部和底部包括沿该方向的阶梯宽度变化。
-
公开(公告)号：CN113675170B
公开(公告)日：2025-01-10
申请号：CN202110880589.9
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 半导体结构，包括：半导体衬底；金属化部件，位于半导体衬底上方；第一介电部件；第二介电部件；以及通孔接触件。金属化部件包括第一底角和与第一底角相对的第二底角。第一介电部件与第一底角相邻，并且第二介电部件与第二底角相邻。金属化部件介于第一介电部件与第二介电部件之间。在一些实施例中，第一底角的由第一介电部件的侧壁与金属化部件的底面限定的夹角小于90°。通孔接触件被配置为将金属化部件连接至半导体衬底。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN119028980A
公开(公告)日：2024-11-26
申请号：CN202411066247.3
申请日：2024-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 集成电路包括具有半导体层的衬底。集成电路包括晶体管。晶体管包括位于半导体层之上的堆叠沟道、与沟道接触的第一源极/漏极区域以及与沟道接触的第二源极/漏极区域。背侧源极/漏极接触件定位在第一源极/漏极区域正下方的衬底中，并且电耦合至第一源极/漏极区域。前侧源极/漏极接触件位于第一源极/漏极区域正上方并且电耦合至第一源极/漏极区域。底部半导体结构定位在第二源极/漏极区域下方并且与半导体层接触。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113363215B
公开(公告)日：2024-10-29
申请号：CN202110578143.0
申请日：2021-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明的实施例公开了半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：电源轨接触件；位于电源轨接触件上的隔离区；位于隔离区上的第一电介质鳍；邻近隔离区和电源轨接触件的第二电介质鳍；位于第二电介质鳍上的第一源极/漏极区；位于第一源极/漏极区和第一电介质鳍之间的源极/漏极接触件，源极/漏极接触件连接到第一源极/漏极区和电源轨接触件。
-
-
-
-
-
-
-
-
-
Search Results
554
records
(took 0.053 seconds)
