-
公开(公告)号：CN106486420B
公开(公告)日：2019-07-05
申请号：CN201610053837.1
申请日：2016-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/02
CPC classification number: H01L23/49827 , H01L21/4846 , H01L21/486 , H01L23/481 , H01L23/498 , H01L23/49844 , H01L27/0688 , H01L27/092
Abstract: 3D‑IC包括第一层器件和第二层器件。第一层器件和第二层器件垂直堆叠在一起。第一层器件包括第一衬底和形成在第一衬底上方的第一互连结构。第二层器件包括第二衬底、形成在第二衬底中的掺杂区、形成在衬底上方的伪栅极以及形成在第二衬底上方的第二互连结构。3D‑IC也包括垂直延伸穿过第二衬底的层间通孔。层间通孔具有第一端和与第一端相对的第二端。层间通孔的第一端连接至第一互连结构。层间通孔的第二端连接至掺杂区、伪栅极或第二互连结构。本发明的实施例还涉及单片3D集成层间通孔插入方案和相关的布局结构。
-
公开(公告)号：CN109119414A
公开(公告)日：2019-01-01
申请号：CN201711292805.8
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L23/528 , H01L21/8234
Abstract: 本发明的实施例提供了一种用于制造具有无结半导体器件(JSD)的单片三维(3D)集成电路(IC)的方法及其所形成的集成电路。在半导体衬底上方形成第一层间介电(ILD)层，同时也在第一ILD层中形成交替堆叠的第一通孔和第一互连线。将第一掺杂型层和第二掺杂型层转移至第一ILD层的顶面。第一和第二掺杂型层是堆叠的并且是具有相反掺杂类型的半导体材料。图案化第一和第二掺杂型层以形成第一掺杂型线和位于第一掺杂型线上面的第二掺杂型线。形成跨越第一和第二掺杂型线的栅电极。栅电极以及第一和第二掺杂型线至少部分地限定JSD。
-
公开(公告)号：CN109103084A
公开(公告)日：2018-12-28
申请号：CN201711283650.1
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423 , H01L21/336 , H01L29/78 , H01L29/06
Abstract: 在制造全环栅场效应晶体管的方法中，在衬底上方形成沟槽。将纳米管结构布置在沟槽中，每个纳米管结构包括碳纳米管(CNT)，碳纳米管具有包裹在CNT周围的栅极介电层和位于栅极介电层上方的栅电极层。在沟槽中形成锚定层。去除源极/漏极(S/D)区处的锚定层的部分。去除S/D区处的栅电极层和栅极介电层，从而暴露S/D区处的CNT的部分。在CNT的暴露部分上形成S/D电极层。去除栅极区处的锚定层的部分，从而暴露栅极结构的栅电极层的部分。在栅电极层的暴露部分上形成栅极接触层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。
-
公开(公告)号：CN108231889A
公开(公告)日：2018-06-29
申请号：CN201710950065.6
申请日：2017-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/423 , H01L21/336
CPC classification number: H01L29/78696 , H01L21/02521 , H01L21/02527 , H01L21/02568 , H01L21/823821 , H01L21/8256 , H01L27/0886 , H01L29/1606 , H01L29/24 , H01L29/66 , H01L29/7851
Abstract: 描述了包括二维(2‑D)材料的半导体结构及其制造方法。通过在诸如鳍式场效应晶体管(FET)的晶体管栅极构架中采用2‑D材料，本发明的半导体结构包括垂直栅极结构并且包含2‑D材料，诸如石墨烯、过渡金属二硫属化物(TMD)或磷烯。本发明的实施例还涉及具有垂直结构的2‑D材料晶体管。
-
公开(公告)号：CN104465762B
公开(公告)日：2017-12-19
申请号：CN201410300267.2
申请日：2014-06-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 让-皮埃尔·科林格 , 江国诚 , 郭大鹏 , 卡洛斯·H.·迪亚兹
IPC: H01L29/78 , H01L29/10 , H01L29/423
CPC classification number: H01L29/0676 , B82Y10/00 , B82Y40/00 , H01L21/823487 , H01L29/42392 , H01L29/66439 , H01L29/775 , Y10S977/762 , Y10S977/938
Abstract: 本发明提供了一种具有减小的电阻抗和电容的半导体器件。半导体器件包括具有第一导电类型的第一类型区域。半导体器件包括具有第二导电类型的第二类型区域。半导体器件包括在第一类型区域和第二类型区域之间延伸的沟道区。沟道区与第一类型区域的第一部分间隔开第一距离。半导体器件包括围绕沟道区的栅极区。栅极区的第一部分与第一类型区域的第一部分间隔开第二距离。第二距离大于第一距离。
-
Patent Agency Ranking
公开(公告)号：CN106169499A
公开(公告)日：2016-11-30
申请号：CN201510728966.1
申请日：2015-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423 , H01L21/28
CPC classification number: H01L29/7845 , H01L21/02532 , H01L21/02592 , H01L21/0262 , H01L21/02667 , H01L29/665 , H01L29/66545 , H01L29/66795 , H01L29/6681 , H01L29/7847 , H01L29/7848 , H01L29/785 , H01L29/7851 , H01L21/28008 , H01L29/0603 , H01L29/4232
Abstract: 本发明提供一种制造Fin FET的方法，方法包括在衬底上形成鳍结构。鳍结构包括上层，并且从隔离绝缘层暴露上层的一部分。在鳍结构的一部分上方形成栅极结构。在栅极结构和未被栅极结构覆盖的鳍结构上方形成非晶层。通过对非晶层进行部分地再结晶，在未被栅极结构覆盖的鳍结构上方形成再结晶层。去除未再结晶的剩余的非晶层。在再结晶层上方形成源极和漏极电极层。本发明还提供一种半导体器件。
-
公开(公告)号：CN105097820A
公开(公告)日：2015-11-25
申请号：CN201510249902.3
申请日：2015-05-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 让-皮埃尔·科林格 , 郭大鹏 , 卡洛斯·H.·迪亚兹
IPC: H01L27/115 , H01L29/792 , H01L21/8247
CPC classification number: H01L29/7889 , B82Y10/00 , H01L21/28273 , H01L21/28282 , H01L27/11519 , H01L27/11521 , H01L27/11556 , H01L27/11565 , H01L27/11582 , H01L29/0676 , H01L29/401 , H01L29/42324 , H01L29/42376 , H01L29/66439 , H01L29/66666 , H01L29/66825 , H01L29/66833 , H01L29/775 , H01L29/7883 , H01L29/7926
Abstract: 本发明提供了存储器件及其制造方法。器件包括衬底上方的纳米线，其中纳米线包括：第一漏极/源极区，位于衬底上方；沟道区，位于第一漏极/源极区上方；第二漏极/源极区，位于沟道区上方；高k介电层和控制栅极层，围绕沟道区的下部；以及隧穿层和环形浮置栅极层，围绕沟道区的上部。
-
公开(公告)号：CN104733453A
公开(公告)日：2015-06-24
申请号：CN201410369169.4
申请日：2014-07-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 让-皮埃尔·科林格 , 郭大鵬 , 卡洛斯·H.·迪亚兹
CPC classification number: H01L27/0266 , H01L23/60 , H01L29/7827 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种用于保护电路免受静电放电(ESD)电压影响的系统。输入端子接收输入信号。ESD保护电路从输入端子接收输入信号。ESD保护电路包括一个或多个垂直纳米线场效应晶体管(FET)。一个或多个垂直纳米线FET的每个都包括具有第一导电类型的阱。一个或多个垂直纳米线FET的每个也包括纳米线，该纳米线具有i)位于纳米线的第一端处的源极区和ii)位于与第一端相对的纳米线的第二端处的漏极区。源极区还包括形成在阱中的部分，其中，源极区和漏极区具有第二导电类型。栅极区围绕纳米线的一部分，并且与漏极区分隔开一段距离。
-
公开(公告)号：CN115663027A
公开(公告)日：2023-01-31
申请号：CN202211328517.4
申请日：2014-07-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 让-皮埃尔·科林格 , 余宗兴 , 徐烨 , 刘佳雯 , 卡洛斯·H.·迪亚兹
IPC: H01L29/78
Abstract: 本文公开了一种半导体器件，包括：包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离，并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明包括非对称半导体器件。
-
公开(公告)号：CN108231889B
公开(公告)日：2022-09-06
申请号：CN201710950065.6
申请日：2017-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/423 , H01L21/336
Abstract: 描述了包括二维(2‑D)材料的半导体结构及其制造方法。通过在诸如鳍式场效应晶体管(FET)的晶体管栅极构架中采用2‑D材料，本发明的半导体结构包括垂直栅极结构并且包含2‑D材料，诸如石墨烯、过渡金属二硫属化物(TMD)或磷烯。本发明的实施例还涉及具有垂直结构的2‑D材料晶体管。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.039 seconds)
