集成电路结构及其制造方法

    公开(公告)号:CN113658952A

    公开(公告)日:2021-11-16

    申请号:CN202110534413.8

    申请日:2021-05-17

    Abstract: 一种集成电路结构及其制造方法,集成电路结构包含晶体管、前侧内连接结构、背侧介层窗及背侧内连接结构。晶体管包含源极/漏极磊晶结构。前侧内连接结构是在晶体管前侧上。背侧介层窗是连接至晶体管的源极/漏极磊晶结构。背侧内连接结构是连接至背侧介层窗,且背侧内连接结构包括导电特征、介电层及间隙壁结构。导电特征是连接至背侧介层窗。介电层是横向包围导电特征。间隙壁结构是在导电特征及介电层之间,且间隙壁结构具有空气间隙。

    半导体元件结构
    4.
    发明公开

    公开(公告)号:CN113851474A

    公开(公告)日:2021-12-28

    申请号:CN202110145202.5

    申请日:2021-02-02

    Abstract: 一种半导体元件结构包括:源极/漏极特征,包含第一表面、与第一表面相对的第二表面、及将第一表面连接到第二表面的侧壁;介电层,与源极/漏极特征的第二表面接触;半导体层,具有第一表面、与第一表面相对的第二表面、及将第一表面连接到第二表面的侧壁,其中半导体层的侧壁与源极/漏极特征的侧壁接触,并且半导体层的第二表面与源极/漏极特征的第二表面共面;以及栅极结构,具有与半导体层的第一表面接触的表面。

    半导体元件
    5.
    发明公开

    公开(公告)号:CN113555340A

    公开(公告)日:2021-10-26

    申请号:CN202110172343.6

    申请日:2021-02-08

    Abstract: 一种半导体元件,包含第一源极/漏极特征、第二源极/漏极特征、半导体通道、栅极介电层、内部间隔物、第一导电特征和间隔物内衬。半导体通道在第一及第二源极/漏极特征之间。栅极介电层在半导体通道上。内部间隔物形成在栅极介电层与第二源极/漏极特征之间。第一导电特征形成在第一源极/漏极特征上。间隔物内衬与内部间隔物、栅极介电层及第二源极/漏极特征接触。还提供一种形成具有减小的Cgd及增大的速度的背向金属接触件的方法。漏极侧上的源极/漏极特征,或无背向金属接触件的源极/漏极特征自背向凹陷至内部间隔物的水平以减小Cgd。本揭示案使用牺牲内衬在背向处理期间保护背向对准特征,因而,防止金属导体的形状腐蚀并提高元件效能。

    半导体装置的制造方法
    6.
    发明授权

    公开(公告)号:CN108231680B

    公开(公告)日:2021-10-15

    申请号:CN201710451117.5

    申请日:2017-06-15

    Abstract: 一种半导体装置的制造方法,包含形成第一鳍片结构及第二鳍片结构在基材上,并形成图案化多晶硅结构在第一鳍片结构及第二鳍片结构的第一部分上。方法还包含沉积绝缘层在第一鳍片结构及第二鳍片结构的第二部分上,以及在图案化多晶硅结构上,接着,可选择性地从第一鳍片结构及第二鳍片结构的第二部分中移除绝缘层,并图案化在第二鳍片结构的第二部分上的第一硬遮罩层。方法也包含成长第一磊晶区域在第一鳍片结构的第二部分上、从第二鳍片结构的第二部分中移除被图案化的第一硬遮罩层、图案化在第一磊晶区域上的第二硬遮罩层,以及成长第二磊晶区域在第二鳍片结构的第二部分上。

    半导体元件
    7.
    发明公开

    公开(公告)号:CN113394273A

    公开(公告)日:2021-09-14

    申请号:CN202110124890.7

    申请日:2021-01-29

    Abstract: 本揭露内容涉及具有背侧源极/漏极触点的半导体元件。此半导体元件包含具有顶部表面及底部表面的源极/漏极特征、形成为与源极/漏极特征的顶部表面接触的第一硅化物层、形成在第一硅化物层上的第一导电特征、及第二导电特征,此第二导电特征具有主体部分及从主体部分延伸的第一侧壁部分,其中主体部分在源极/漏极特征的底部表面下方,且第一侧壁部分与第一导电特征接触。

Patent Agency Ranking