-
公开(公告)号:CN118335722A
公开(公告)日:2024-07-12
申请号:CN202410369239.X
申请日:2024-03-28
Applicant: 西安微电子技术研究所
IPC: H01L23/552
Abstract: 本发明公开了一种抗辐射加固Guard‑Gate锁存器电路结构,传输门S1连接Delay单元的一端,Delay单元的另一端作为Qd节点分别连接N型场效应晶体管Mn2的栅极和Mp2的栅极;Mn2的漏极和Mp2的漏极连接作为Qn节点连接三态门Sinv的输入,三态门Sinv的输出连接传输门S1和Delay单元形成Q节点;Mn2的源极分别连接Mn1的漏极和受控电流源Is2的一端,Mn1的源极和受控电流源Is2的另一端接地;Mp2的源极分别连接Mp1的漏极和受控电流源Is1的一端,Mp1的源极和受控电流源Is1的另一端连接电源vdd;Mn1的栅极和Mp1的栅极连接Q节点。可有效的提高GG‑Latch结构保持阶段的抗单粒子翻转能力。
-
公开(公告)号:CN117973287A
公开(公告)日:2024-05-03
申请号:CN202410223039.3
申请日:2024-02-28
Applicant: 西安微电子技术研究所
IPC: G06F30/34
Abstract: 本发明公开了一种面向安全实时应用MCU的中断控制系统和方法,包括处理器模块CPU、中断控制器模块IRQCTRL、中断集中管理模块IRQ_PREMANGE、系统总线模块SYSTEM_BUS和多个功能模块;当某个功能模块发生irq0中断时,功能模块输出irq0中断请求至中断集中管理模块,中断集中管理模块经过中断优先级判定及状态存储后输出中断请求int0或int1给中断控制器;当某个功能模块发生irq1中断时,irq1直接输出到中断控制器模块;中断控制器模块接收到int0/int1或irq1后,经过优先级判定及状态存储后,通过irqreq/irqack信号与处理器模块进行交互,控制处理器模块进入中断服务程序处理当前中断,处理器模块完成中断处理后,告知中断控制器模块并退出中断服务程序。
-
公开(公告)号:CN117112961A
公开(公告)日:2023-11-24
申请号:CN202310946374.1
申请日:2023-07-28
Applicant: 西安微电子技术研究所
IPC: G06F17/10 , G06N3/0464 , G06N3/067
Abstract: 本发明公开了一种光电混合计算系统及其应用方法,包括,数据输入配置模块,指示输入数据的维度、尺寸、数据来源和数据填充,计算配置模块,指示计算核中数据计算的类型和对应权重参数的存储地址,并进行数据的计算,模型参数配置模块,指示光学相位值、数据偏置、非线性激活、量化和反量化参数,数据输出模块,用于配置计算数据的输出方式和输出地址,通过模型参数配置模块有效区分光电混合计算芯片中的光域和电域功能,计算配置模块同时具有配置参数和计算的能力,对数据输入配置模块的数据再次进行配置和计算,通过数据输出模块进行输出,解决了光子计算和电子计算在指令集中融合困难,提高芯片的可编程性,通用性和易用性。
-
公开(公告)号:CN114051107B
公开(公告)日:2023-09-22
申请号:CN202111264687.6
申请日:2021-10-28
Applicant: 西安微电子技术研究所
IPC: H04N25/76
Abstract: 本发明提供一种CMOS图像传感器的双模式精细增益配置装置及方法,可变采样电容阵列输入侧连接采样信号,输出侧连接反馈运算阵列,实现多种倍数的增益补偿,配合可变反馈电容和恒定反馈电容,能够实现1以下倍数的增益补偿,解决了现有增益配置的步进粗和仅支持正向配置的缺陷,实现精细步进增益和正负增益双向调整,根据实际情况增加可变采样电容阵列中开关电容的数量进而能够实现更高倍数的增益补偿,提高了通用性和精度;本方法,满足高质量成像对光线微弱变化的增益校准需求,提出增益校准算法流程,根据图像输出实际灰度值,通过对比本发明中真值表,确定增益校准配置和校准方法,步骤简单,可快速选择需要得可变采样电容阵列,实现增益补偿。
-
公开(公告)号:CN113946535B
公开(公告)日:2023-09-19
申请号:CN202111275681.9
申请日:2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种总线的宏节拍和周期生成方法,本发明能够生成FlexRay总线中基础的时间uT、MT和时钟周期,并将rate修正值和offset修正值应用到周期长度的修正之中,为FlexRay总线数据的接收和发送提供了时间依据。本发明针对FlexRay总线中的主导冷启动节点和非主导冷启动节点,均可以生成总线的uT、MT和周期,增强了应用的广泛性;本发明针对单通道和双通道,均可以产生uT、MT和周期;本发明将周期分为奇数周期和偶数周期,将rate修正值应用于全周期中;将offset修正值应用于奇数周期中,有效解决了系统纠正值的应用问题。
-
公开(公告)号:CN113312285B
公开(公告)日:2023-08-18
申请号:CN202110656789.6
申请日:2021-06-11
Applicant: 西安微电子技术研究所
IPC: G06F13/28 , G06N3/0464 , G06N3/08 , G06N3/063
Abstract: 本发明公开了一种卷积神经网络加速器及其工作方法,属于数字电路领域。本发明中的寄存器管理单元用于存储对卷积阵列的配置文件,当前卷积计算的各项参数信息,同时记录卷积阵列当前的运算状态,供主处理器查询;全局缓存模块用于对filter、ifmap和psum进行缓存;卷积阵列控制模块在接收到启动命令后根据寄存器管理单元提供的参数信息进行相应的数据交互操作,进行filter/ifmap和psum的传递;卷积阵列由大量PE单元级联而成,用于实现卷积运算;Pooling层用于进行池化计算;激活函数用于进行激活函数的计算。本发明克服了CNN卷积器的最大化输入数据重用和最小化Psum产生是无法同时实现的缺点。
-
公开(公告)号:CN113255897B
公开(公告)日:2023-07-07
申请号:CN202110655204.9
申请日:2021-06-11
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种卷积神经网络的池化计算单元,属于数字电路领域。本发明包括36个基本计算单元C0~C35和4个结果计算单元R0~R3;基本计算单元和所述结果计算单元均受表征池化类型的信号控制;当进行池化计算时,输入特征图像整行按顺序从输入端口输入,池化计算流水建立之后,池化计算单元按顺序每周期给出相应的输出图像数据;N个池化计算单元能够同时进行4N个池化尺寸为2x2或3x3的池化计算,或者N个池化尺寸为5x5的池化计算。本发明可根据池化计算的具体类型和尺寸灵活配置,增加了池化计算单元的可用性;该池化计算单元扩展简单,根据需求和系统开销灵活确定其计算并行度;输入图像数据复用大大减少了功耗。
-
公开(公告)号:CN115022421B
公开(公告)日:2023-06-27
申请号:CN202210602929.6
申请日:2022-05-30
Applicant: 西安微电子技术研究所
Abstract: 本发明属于传输策略领域,具体涉及一种有线信号传输电路。本发明公开了一种基于正交频分复用的有线信号传输设计方法,适于进行1553B、CAN、RS422/RS485以及快速以太网等多种协议数据的传输,提高了协议处理的效率与兼容性;在OFDM进行逆傅里叶变换前,采用共轭反序数据类型转换消除了傅里叶变换的虚部,提高了基带处理单元的工程可实施性;在接收基带数据时,基于数据同步头识别,并采用能量检测模块和AGC模块,提高了数据接收的可靠性;采用了灵活的加密策略,能够根据系统数据冗余开销和延迟需求,灵活选择加密策略,提高数据传输的安全性;提出了由DAC、PA、PGA、ADC等主要芯片构成的收发单元的基本实现结构,用于支持不同协议总线信号的传输。
-
公开(公告)号:CN113162906B
公开(公告)日:2023-04-07
申请号:CN202110218237.7
申请日:2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种NoC传输方法,本发明将包格式分为数据类包格式、请求类包格式和回复类包格式。任务传输协议将任务分为写传输和读传输。写传输协议又划分为带回复包写传输和不带回复包写传输。同时,定义了任务传输协议的包长度可配置。本发明既具有系统性、全面性,又有效提高了NoC传输效率,为不同应用场合下NoC传输协议定义提供有效的解决方案。
-
公开(公告)号:CN115630598A
公开(公告)日:2023-01-20
申请号:CN202211348841.2
申请日:2022-10-31
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种支持不同封装形式的管脚复用方法和系统,包括以下过程,将不同的封装形式管脚复用进行分割,每种封装形式单独进行管脚复用控制管理,形成封装形式选择配置;将封装形式选择配置写到非易失性存储体中,通过读取非易失性存储体中的封装形式选择配置,通过封装形式选择配置来选择具体封装形式下的复用管脚。在不增加额外管脚的情况下,实现不同封装形式下管脚复用的快速切换,实现芯片不同封装形式下的有效管脚复用,降低用户使用复杂度。
-
-
-
-
-
-
-
-
-