-
公开(公告)号：CN1761056A
公开(公告)日：2006-04-19
申请号：CN200510079823.9
申请日：2005-06-29
Applicant: 国际商业机器公司
IPC: H01L23/522 , H01L21/768 , H05K3/46
CPC classification number: H01L21/76802 , H01L21/76805 , H01L21/76843 , H01L21/76844 , H01L21/76847 , H01L21/76865 , H01L23/5226 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了一种可以在BEOL中制造的互连结构，该互连结构与上述常规的互连结构相比，在正常芯片操作中表现良好的机械接触，并在各种可靠性测试中不发生故障。本发明的互连结构在位于层间介质层中的过孔底部具有弯折界面。具体地，本发明的互连结构包括：第一介质层，其中嵌有至少一个金属互连；第二介质层，位于所述第一介质层上，其中所述第二介质层具有至少一个开口，所述开口具有上线路区域和下过孔区域，所述下过孔区域包括弯折界面；至少一对衬里，位于所述至少一个开口的至少垂直壁上；以及导电材料，填充所述至少一个开口。
-
公开(公告)号：CN1262527A
公开(公告)日：2000-08-09
申请号：CN99127484.9
申请日：1999-12-29
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10876
Abstract: 一种在半导体基片上形成的存储单元,包括一个纵向沟道和一个晶体管,纵向沟道作为存储电容器,沟道中充有多晶硅填充料,晶体管的源极在沟道的侧壁中形成,晶体管的漏极在半导体基片中形成,晶体管的表面与半导体基片的顶部表面共用,晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。
-
公开(公告)号：CN118891714A
公开(公告)日：2024-11-01
申请号：CN202380028456.6
申请日：2023-03-20
Applicant: 国际商业机器公司
IPC: H01L21/822 , H01L21/8238 , H01L27/06 , H01L27/092 , H01L29/06 , H01L29/66 , H01L29/775 , H01L29/786
Abstract: 本发明的实施例提供了一种静态随机存取存储器(SRAM)器件。该SRAM器件包括：用在n型晶体管中的第一组纳米片；以及第二组纳米片，其中第二组纳米片的一个或多个纳米片用在p型晶体管中，其中第二组纳米片的宽度比第一组纳米片的宽度更宽。在一个实施例中，p型晶体管用作上拉晶体管，n型晶体管用作下拉晶体管或传输门晶体管。还提供了一种制造SRAM器件的方法。
-
公开(公告)号：CN101939253B
公开(公告)日：2014-07-23
申请号：CN200980104087.4
申请日：2009-02-03
Applicant: 国际商业机器公司
IPC: B82B3/00
CPC classification number: H01L21/0338 , B81B2203/0369 , B81C1/00031 , B81C2201/0149 , B81C2201/0198 , B82Y30/00 , H01L21/0337 , H01L51/0017 , Y10S977/882 , Y10S977/887 , Y10S977/888 , Y10T428/24479 , Y10T428/2457 , Y10T428/24612 , Y10T428/24736 , Y10T428/24802
Abstract: 在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。
-
公开(公告)号：CN103887302A
公开(公告)日：2014-06-25
申请号：CN201310437086.X
申请日：2013-09-17
CPC classification number: H01L27/0248 , H01L21/26586 , H01L21/266 , H01L27/0255
Abstract: 一种用于在保护集成电路免受静电放电时使用的结二极管阵列可以被制作为包括各种尺寸的对称和/或不对称结二极管。二极管可以被配置为经由未封装的接触提供低电压和电流放电或者经由封装的接触提供高电压和电流放电。在制作结二极管阵列时使用倾斜注入允许使用单个硬掩模来注入多个离子种类。另外，可以为每个种类选择不同注入倾斜角度以及其它参数(例如注入能量、注入掩模厚度和掩模开口的尺度)以便精制注入区域的形状。如果希望则可以使用相同注入硬掩模在已经形成的二极管之间插入隔离区域。掩埋氧化物层可以用来防止掺杂物向衬底中扩散超出选择的深度。
-
Patent Agency Ranking
公开(公告)号：CN103700646A
公开(公告)日：2014-04-02
申请号：CN201310381645.X
申请日：2013-08-26
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L21/76834 , H01L21/76831 , H01L23/5226 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种针对先进后段制程的新颖封装多金属分支足部结构的系统和方法。在集成电路裸片中堆叠的多个金属间电介质层中形成多个金属轨道。在金属轨道周围形成薄保护电介质层。保护电介质层充当用于在金属间电介质层中的金属轨道之间限定接触过孔的硬掩摸。
-
公开(公告)号：CN1267913A
公开(公告)日：2000-09-27
申请号：CN00104636.5
申请日：2000-02-03
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L23/58 , H01L27/108 , H01L21/76
CPC classification number: H01L27/10861 , H01L21/763 , H01L21/765 , H01L27/10829 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 动态随机存取存储器有多对存储单元,存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部,并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料,导电材料有侧壁部分和下部,侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离,下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。
-
公开(公告)号：CN119856579A
公开(公告)日：2025-04-18
申请号：CN202380064054.1
申请日：2023-08-14
Applicant: 国际商业机器公司
IPC: H10B10/00
Abstract: 提供一种集成电路(IC)的场效应晶体管(FET)单元结构。该FET单元结构包括第一和第二相邻单元。第一和第二相邻单元中的每一个跨越第一层和第二层。第二层垂直堆叠在第一层上。第一单元包括在第一和第二层中的一层上的n掺杂FET(NFET)和在第一和第二层中的另一层上的p掺杂FET(PFET)。第二单元包括在第一和第二层中的一层上的与第一单元中的NFET的数量不同的多个NFET和在第一和第二层中的另一层上的与第一单元中的PFET的数量不同的多个PFET中的至少一个。
-
公开(公告)号：CN116472790A
公开(公告)日：2023-07-21
申请号：CN202180077969.7
申请日：2021-11-16
Applicant: 国际商业机器公司
Abstract: 一种非易失性存储器结构及其制造方法，其可包括在第一端子和第二端子之间的第一存储器元件和第二存储器元件。第一存储元件和第二存储元件可以在第一端子和第二端子之间彼此并联。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
-
公开(公告)号：CN103915375A
公开(公告)日：2014-07-09
申请号：CN201310433537.2
申请日：2013-09-16
IPC: H01L21/768 , H01L23/522 , H01L23/528
CPC classification number: H01L23/5384 , H01L21/76807 , H01L21/7682 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 通过组合大马士革工艺和减薄金属刻蚀来将金属互连形成在集成电路中。在电介质层中形成宽沟槽。在宽沟槽中沉积导电材料。在导电材料中刻蚀沟槽，以限定多个金属插塞，每个金属插塞包括被宽沟槽暴露出的相应的金属迹线。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.025 seconds)
