-
公开(公告)号:CN103915375A
公开(公告)日:2014-07-09
申请号:CN201310433537.2
申请日:2013-09-16
IPC: H01L21/768 , H01L23/522 , H01L23/528
CPC classification number: H01L23/5384 , H01L21/76807 , H01L21/7682 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 通过组合大马士革工艺和减薄金属刻蚀来将金属互连形成在集成电路中。在电介质层中形成宽沟槽。在宽沟槽中沉积导电材料。在导电材料中刻蚀沟槽,以限定多个金属插塞,每个金属插塞包括被宽沟槽暴露出的相应的金属迹线。
-
公开(公告)号:CN203536430U
公开(公告)日:2014-04-09
申请号:CN201320583017.5
申请日:2013-09-16
IPC: H01L23/538
CPC classification number: H01L23/5384 , H01L21/76807 , H01L21/7682 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 根据本实用新型的一个方面,提供一种集成电路裸片,包括:半导体衬底;所述半导体衬底中的多个晶体管;位于所述半导体衬底之上的第一金属迹线和第二金属迹线;在所述第一金属迹线和所述第二金属迹线之上的第一金属间电介质层;在所述第一金属间电介质层中的第一孔隙;在所述第一孔隙中的导电材料;以及在所述导电材料中的第二孔隙,所述第二孔隙通过所述导电材料限定彼此隔离的第一导电插塞和第二导电插塞,所述第一导电插塞与所述第一金属迹线电接触,所述第二导电插塞与所述第二金属迹线电接触。
-