公开(公告)号：CN1211857C

公开(公告)日：2005-07-20

申请号：CN00104636.5

申请日：2000-02-03

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： J·A·曼德尔曼 ,  R·迪瓦卡鲁尼 ,  G·拉罗萨 ,  U·格吕宁 ,  C·拉登斯

IPC: H01L23/58 ,  H01L27/108 ,  H01L21/76

CPC classification number: H01L27/10861 ,  H01L21/763 ,  H01L21/765 ,  H01L27/10829 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 动态随机存取存储器有多对存储单元，存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部，并包围包含存储单元的半导体衬底的区域。这使多对存储单元相互电隔离并与位于半导体衬底内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电半导体材料，导电材料有侧壁部分和下部，侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离，下部与半导体衬底电接触。隔离沟槽的上部填充第二电绝缘体。

公开(公告)号：CN1206721C

公开(公告)日：2005-06-15

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1272688A

公开(公告)日：2000-11-08

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上。有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1267913A

公开(公告)日：2000-09-27

申请号：CN00104636.5

申请日：2000-02-03

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： J·A·曼德尔曼 ,  R·迪瓦卡鲁尼 ,  G·拉罗萨 ,  U·格吕宁 ,  C·拉登斯

IPC: H01L23/58 ,  H01L27/108 ,  H01L21/76

CPC classification number: H01L27/10861 ,  H01L21/763 ,  H01L21/765 ,  H01L27/10829 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 动态随机存取存储器有多对存储单元,存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部,并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料,导电材料有侧壁部分和下部,侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离,下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。

公开(公告)号：CN101317273B

公开(公告)日：2012-08-22

申请号：CN200680044055.6

申请日：2006-12-05

Applicant: 国际商业机器公司

Inventor： J·A·曼德尔曼 ,  程慷果 ,  路易斯·L-C·许 ,  杨海宁

IPC: H01L29/786 ,  H01L21/285 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/45

CPC classification number: H01L29/785 ,  H01L21/823418 ,  H01L21/823437 ,  H01L29/41791 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66795 ,  H01L29/78618 ,  H01L2029/7858 ,  Y10S438/96

Abstract: 一种制造finFET的方法，包括步骤：(1)提供衬底；以及(2)在衬底上形成finFET的至少一个源极/漏极扩散区。每个源极/漏极扩散区包括(a)未形成硅化物的硅的内部区域；以及(b)在未形成硅化物的硅的区域的顶面和侧壁上形成的硅化物。

公开(公告)号：CN100543980C

公开(公告)日：2009-09-23

申请号：CN200710186606.9

申请日：2007-11-14

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  J·A·曼德尔曼

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L21/28525 ,  H01L21/76805 ,  H01L21/7682 ,  H01L21/76876 ,  H01L21/76879 ,  H01L23/5256 ,  H01L29/0673 ,  H01L29/0676 ,  H01L2221/1063 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 纳米熔断器结构布置例如包括其上形成有导电区域的半导体衬底；其最大直径小于约50nm且最大长度小于约250nm的并形成在导电区域上的导电细长纳米结构；具有与纳米结构的细长外表面完全分隔开且完全围绕纳米结构的细长外表面的阻挡部分的阻挡层，该阻挡层和表面之间的空间基本上由真空构成，并且近乎等距离地分隔开，使得导电细长纳米结构可以响应于可在其中流动的在从大约4μA到大约120μA的范围内的电流而熔断。

公开(公告)号：CN101236995A

公开(公告)日：2008-08-06

申请号：CN200810009023.3

申请日：2008-01-30

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  L·L-C·苏 ,  J·A·曼德尔曼

IPC: H01L29/868 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/868 ,  H01L29/0649 ,  H01L29/417 ,  H01L29/66136

Abstract: 本发明的实施例总体上涉及半导体器件领域，更具体地涉及基于鳍的结型二极管。掺杂半导体鳍的一部分可以穿过第一掺杂层突出。本征层可以布置在所述突出的半导体鳍上。第二半导体层可以布置在本征层上，从而形成与FinFET技术兼容且具有增加的结面积的PIN二极管。

公开(公告)号：CN1812101A

公开(公告)日：2006-08-02

申请号：CN200510117557.4

申请日：2005-11-04

Applicant: 国际商业机器公司

Inventor： O·格卢斯陈克夫 ,  M·P·别良斯基 ,  J·A·曼德尔曼 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/28052 ,  H01L21/76897 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种CMOS结构，其中栅极到漏极/源极电容被减小，同时也提供了制造这种结构的不同方法。根据本发明，发现，通过形成其中低k介质材料与栅极导体自对准的CMOS结构可以明显减小栅极到漏极/源极的电容。通过本发明的结构可以看到范围为从30％到大于40％的栅极导体和接触过孔之间的电容的减小。而且，总外部边缘电容(栅极到外部扩散区+栅极到接触过孔)减小了10－18％。本发明的CMOS结构包括至少一个栅极区，所述栅极区包括位于半导体衬底表面上的栅极导体；以及与栅极导体自对准的低k介质材料。

公开(公告)号：CN100568516C

公开(公告)日：2009-12-09

申请号：CN200710149300.6

申请日：2007-09-11

Applicant: 国际商业机器公司

Inventor： 许履尘 ,  J·A·曼德尔曼 ,  程慷果

IPC: H01L27/144 ,  H01L21/822

CPC classification number: H01L31/035281 ,  H01L27/1446 ,  H01L31/022408 ,  H01L31/022466 ,  H01L31/028 ,  H01L31/1804 ,  H01L31/1884 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在半导体衬底上形成一种具有高纵横比的柱形p-i-n二极管的装置。通过在位于所述柱的每个末端处的P+区域与N+区域之间的本征或轻掺杂的区域(i区域)形成每一个器件。所述p-i-n二极管的装置被嵌入在光学透明介质中。对于给定的表面面积，所述柱p-i-n二极管的装置比常规平面p-i-n二极管吸收更多的光能量。以阵列形式配置所述p-i-n二极管以使从一个p-i-n二极管反射的光子被邻近第一个p-i-n二极管的另一个p-i-n二极管所俘获和吸收，从而优化能量转换的效率。

公开(公告)号：CN100481468C

公开(公告)日：2009-04-22

申请号：CN200610082638.X

申请日：2003-12-11

Applicant: 国际商业机器公司

Inventor： D·恰丹巴拉奥 ,  O·H·多库马奇 ,  B·B·多里斯 ,  J·A·曼德尔曼 ,  X·拜

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L29/6656 ,  H01L21/823807 ,  H01L21/823864 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42316 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/808

Abstract: 受张力和/或压缩力的衬底提高了在其中制造的器件性能。可以通过选择设置在器件沟道区上的栅极侧壁间隔层的适当材料而在衬底上施加张力和/或压缩力，其中间隔层与栅极和衬底相邻地形成，并施加力在相邻的衬底区域上。另一实施例包括使用通过氧化膨胀的多晶硅制成的SOI侧壁间隔层在沟道的平面中施加压缩应力。压缩力或张力下的衬底区域显示出与没有受应力的衬底不同的电荷迁移率特性。通过可控制地改变形成在衬底上的NFET和PFET内的这些应力，已经被证明可以提高IC性能。