-
公开(公告)号：CN1296997C
公开(公告)日：2007-01-24
申请号：CN01821652.8
申请日：2001-11-14
Applicant: 因芬尼昂技术北美公司
Inventor： H·-J·巴斯
IPC: H01L23/488 , H01L23/485 , H01L23/532 , H01L23/49 , H01L21/60
Abstract: 一种集成电路结构，其改进系包含一线接合铜垫铜线组件，其中该铜垫铜线组件特征为自行钝化、低电阻、高接合力以及改进的抗氧化与腐蚀，该铜垫铜线组件系包含一金属化线路，一衬垫，系分开该金属化线路与围绕一铜垫的一铜合金，一介电层，系围绕该衬垫，以及一铜垫，系与一铜合金线接合，该铜线组件其特征为自行钝化区域系位于一掺杂丰富接口，其中该掺杂丰富接口系位于该铜合金与该衬垫之间、该铜垫的一表面、在该铜垫与该铜合金线间之一接合的一表面、及该铜合金线的一表面。
-
公开(公告)号：CN1280874C
公开(公告)日：2006-10-18
申请号：CN01821185.2
申请日：2001-11-29
Applicant: 因芬尼昂技术北美公司
Inventor： X·J·宁
Abstract: 本发明涉及自对准双侧面垂直金属-绝缘体-金属(MIM)电容。一种垂直MIM电容(140)，包括被夹持于一电容介电质(134)的一垂直部份周围的一第一导线(124)以及一第二导线(136)。增加的导线(136)可被垂直设置接近第一导线(124)并由电容介电质(134)的另一垂直部份分离以形成一双侧面电容(142)，从而增加电容值。多个垂直MIM电容(140，142)可被平行耦合在一起以增加电容值。
-
公开(公告)号：CN1279541C
公开(公告)日：2006-10-11
申请号：CN00102321.7
申请日：2000-02-12
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: G11C7/00
CPC classification number: G11C7/1039
Abstract: 根据本发明的一种半导体存储器包括一个数据路径，该数据路径包括多个分层级，每级包括与其他级不同的位数据率。在级之间设置至少两个预取电路。该至少两个预取电路包括至少两个锁存器，锁存器用于接收数据位并存储数据位直到分层中的下一级能够接收数据位为止。该至少两个预取电路连接在级之间以便级之间的每级的总数据率基本相同。控制信号控制至少两个锁存器以便预取电路保持级之间的总数据率。
-
公开(公告)号：CN1227673C
公开(公告)日：2005-11-16
申请号：CN00817026.6
申请日：2000-05-17
Applicant: 因芬尼昂技术北美公司
IPC: G11C11/409 , G11C11/407 , G11C7/00
CPC classification number: G11C11/409 , G11C7/06 , G11C11/4074
Abstract: 公开一种经由板线从存储单元读出信息的方案。所述存储单元包括连接到单元晶体管的某个结点的位线，而所述晶体管的另一结点连接到电容器的某个电极。位线连接到恒压源。板线连接到另一电容器电极。
-
公开(公告)号：CN1183596C
公开(公告)日：2005-01-05
申请号：CN00104532.6
申请日：2000-02-12
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
CPC classification number: G11C7/1078 , H04L7/0008
Abstract: 一种集成电路中的同步数据获取电路，用于使一个数据信号中的数据的获取与一个定时信号同步。该同步数据获取电路采用具有一个低电压电平的电压信号，数据信号和定时信号具有高于低电压电平的第一电压电平。该同步数据获取电路包括一个定时驱动电路，一个数据驱动电路，一个数据时钟电路。数据时钟电路用于接收低电压定时信号和低电压时钟数据信号。数据定时电路输出一个已同步获取数据信号，此已同步获取数据信号具有高于低电压电平的第一电压电平。
-
Patent Agency Ranking
公开(公告)号：CN1174426C
公开(公告)日：2004-11-03
申请号：CN00108677.4
申请日：2000-05-17
Applicant: 因芬尼昂技术北美公司
Inventor： G·弗兰科夫斯基
Abstract: 半导体存储器芯片(100)包括含有待测试的存储器元件的存储器阵列。图案发生器(112)提供待输入并存储在存储器阵列中的参考数据。在存储器芯片上形成比较来自图案发生器的参考数据与来自存储器阵列的存储数据的比较器(110)。比较器还包括：执行比较操作并提供比较结果的逻辑电路(134)；接收比较结果的多个锁存器(152)，其第一态与匹配态相关联，若接收到非匹配态，则第一态变为第二态；存储和输出锁存器的第一和第二态以便提供测试结果的寄存器(160)。
-
公开(公告)号：CN1171287C
公开(公告)日：2004-10-13
申请号：CN00807779.7
申请日：2000-04-20
Applicant: 因芬尼昂技术北美公司
Inventor： B·S·李
IPC: H01L21/308 , H01L21/311 , H01L29/68
CPC classification number: H01L21/0332 , H01L21/3081 , H01L21/31144
Abstract: 根据本发明，一种在半导体制造中开孔的方法包括下列步骤：在衬底(102)上提供焊点叠层(104)；在焊点叠层上制作硬掩模层(106)，此硬掩模层相对于焊点叠层可选择性地清除；在硬掩模层上图形化抗蚀剂层(108)，此抗蚀剂层相对于硬掩模层可被选择性地清除并具有足以防止凹陷的厚度；相对于抗蚀剂层选择性地腐蚀硬掩模层直至焊点叠层；以及清除抗蚀剂层。在清除抗蚀剂层之后，相对于硬掩模层选择性地腐蚀焊点叠层，致使孔被一直开到衬底。
-
公开(公告)号：CN1171285C
公开(公告)日：2004-10-13
申请号：CN00104804.X
申请日：2000-03-27
Applicant: 因芬尼昂技术北美公司
Inventor： D·特本
IPC: H01L21/283 , H01L21/768 , H01L21/314 , H01L21/82 , H01L27/105
Abstract: 一种用于形成至晶体管阵列的源/漏区的源/漏接点的方法。该形成方法包括：在介质材料的区域的侧壁上形成隔离层；对一种刻蚀剂暴露栅氧化层的被露出的部分以除去栅氧化层的被露出的部分，该刻蚀剂以远高于对隔离层的刻蚀率刻蚀该栅氧化层；以及在该隔离层上形成导电性材料并与源/漏区接触。
-
公开(公告)号：CN1153294C
公开(公告)日：2004-06-09
申请号：CN00104364.1
申请日：2000-03-20
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L27/10 , H01L21/82 , H01L21/8239
CPC classification number: H01L27/10829 , H01L27/0207 , H01L27/10882 , Y10S257/906 , Y10S257/907 , Y10S257/908
Abstract: 根据本发明的存储器单元包括在衬底中形成的沟槽，以及在衬底中栅极下面形成并延伸到沟槽的有源区域。有源区域包括用于形成晶体管以访问沟槽内存储节点的扩散区域，晶体管由栅极激活。栅极定义了第一轴，其中部分有源区域由那里横向延伸，所述部分有源区域延伸到沟槽。沟槽具有最接近所述部分有源区域的侧面，沟槽的侧面相对于栅极有角度地设置，由此栅极和沟槽侧面之间的距离大于最小特征尺寸。
-
公开(公告)号：CN1502131A
公开(公告)日：2004-06-02
申请号：CN01821599.8
申请日：2001-11-14
Applicant: 因芬尼昂技术北美公司
Inventor： H·J·巴思
IPC: H01L23/525 , H01L23/532
CPC classification number: H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: 在一集成电路结构中，其改善系包含一自行钝化铜熔丝，其特征为抗氧化与腐蚀，在一供给能量的雷射烧断该熔丝之后，改善在铜与金属化线路之间与在该铜与一介电层盖之间接口的黏着，该熔丝系包含一金属化线路，一衬垫，系分开该金属化线路、一组合铜合金种晶层与一纯铜层，一介电层，系围绕该衬垫，以及一介电层盖，系设置于围绕的该介电层、该衬垫、该组合铜合金种晶层与该纯铜层，该雷射熔丝在雷射供给能量后，其特征为钝化区域，系位于在敞开的铜熔丝表面上，以及在接口中，该接口系位于该铜合金种晶层、该衬垫与该介电层之间，以及该纯铜层与该介电层盖之间。
-
-
-
-
-
-
-
-
-
Search Results
145
records
(took 0.037 seconds)
