-
公开(公告)号：CN114127912A
公开(公告)日：2022-03-01
申请号：CN202080050904.9
申请日：2020-08-14
Applicant: 国际商业机器公司
IPC: H01L21/768
Abstract: 提供了用于形成梯形互连的技术。在一个方面，一种用于形成互连结构的方法包括：在电介质中图案化具有V形轮廓的沟槽，V形轮廓具有圆形底部；使用PVD将衬垫沉积到沟槽中，PVD打开沟槽以在沟槽中产生梯形轮廓；相对于所述电介质选择性地从所述沟槽去除所述衬垫，由此在去除之后，具有所述梯形轮廓的所述沟槽保留在所述电介质中；将共形阻挡层沉积到具有所述梯形轮廓的所述沟槽中并对所述沟槽加衬；在所述共形阻挡层上沉积导体并填充具有所述梯形轮廓的所述沟槽；以及将所述导体和所述共形阻挡层向下抛光至所述电介质。还提供了一种互连结构。
-
公开(公告)号：CN103972098A
公开(公告)日：2014-08-06
申请号：CN201410012908.4
申请日：2014-01-09
IPC: H01L21/336
CPC classification number: H01L21/823431 , H01L21/02112 , H01L21/02532 , H01L21/30604 , H01L21/308 , H01L21/82 , H01L27/0886 , H01L29/66545 , H01L29/6681
Abstract: 本发明描述一种用于制作FINFET器件的方法，该FINFET器件具有将鳍与衬底绝缘的绝缘层。绝缘层可以防止原本会流过衬底中的体半导体材料的漏电流。可以从体半导体衬底开始制作该结构而无需绝缘体上半导体衬底。可以通过外延生长来形成鳍结构，这可以提高器件中的鳍高度的均匀性。
-
公开(公告)号：CN119949043A
公开(公告)日：2025-05-06
申请号：CN202380061558.8
申请日：2023-08-02
Applicant: 国际商业机器公司
Abstract: 一种形成半导体结构的方法，该半导体结构由下层半导体层中的第一多个垂直传输场效应晶体管(11B)和上层半导体层中的第二多个垂直传输场效应晶体管(11A)组成。第二多个垂直传输场效应晶体管从第一多个垂直传输场效应晶体管水平偏移了相同半导体层中相邻垂直传输场效应晶体管之间的半个触式栅极间距。
-
-
公开(公告)号：CN105810643A
公开(公告)日：2016-07-27
申请号：CN201610006801.8
申请日：2016-01-05
Applicant: 国际商业机器公司
CPC classification number: H01L27/1211 , H01L21/02532 , H01L21/2251 , H01L21/30604 , H01L21/31111 , H01L21/324 , H01L21/823807 , H01L21/845 , H01L27/0922 , H01L27/0924 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/6653 , H01L29/66818
Abstract: 本发明涉及制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件。描述了一种制造硅(Si)和硅锗(SiGe)鳍片的方法。该方法包括：在布置在衬底上的掩埋氧化物(BOX)层上形成至少两个Si鳍片，至少一个Si鳍片形成在第一区域中，并且至少一个Si鳍片形成在第二区域中，在第二区域中的至少一个Si鳍片比在第一区域中的至少一个Si鳍片更薄。该方法同样包括在第一区域之上沉积氧化物掩模；在第二区域中的至少一个Si鳍片上外延生长SiGe层；以及执行热退火工艺以将Ge从SiGe层驱动到在第二区域中的至少一个Si鳍片中，以在第二区域中形成至少一个SiGe鳍片。
-
Patent Agency Ranking
-
公开(公告)号：CN119318217A
公开(公告)日：2025-01-14
申请号：CN202380042137.0
申请日：2023-04-27
Applicant: 国际商业机器公司
IPC: H10D30/43 , H10D62/10 , H01L21/768 , H01L21/283 , B82Y10/00 , H01L23/528 , H10D64/23 , H10D64/27 , H10D30/01
Abstract: 第一源极漏极区(254)和第二源极漏极区(254)，连接到第一源极漏极区的上部源极漏极接触部(266)，连接到第二源极漏极区的底部源极漏极接触部(282)，电介质间隔件(280)围绕底部源极漏极接触部的相对的垂直侧表面并且与底部隔离区的垂直侧表面和下水平表面重叠。底部源极漏极接触部(282)的宽度宽于第二源极漏极(254)的宽度。在第一和第二纳米片堆叠(212,264,234)之间和下方的开口中形成非掺杂的硅缓冲外延(250)，形成接触部至与其相邻的第一源极漏极，去除第一和第二纳米片堆叠之间的第二源极漏极下方的非掺杂的硅缓冲外延，形成底部接触部，底部接触部的宽度宽于第二源极漏极的宽度。
-
公开(公告)号：CN115803871A
公开(公告)日：2023-03-14
申请号：CN202180048193.6
申请日：2021-06-29
Applicant: 国际商业机器公司
IPC: H01L21/84
Abstract: 本发明的实施例可以包括半导体结构和制造方法。所述半导体结构可包含顶部沟道及底部沟道，其中所述顶部沟道包含多个垂直取向的沟道。底部沟道包括多个水平取向的沟道。所述半导体结构可以包括围绕所述顶部沟道和所述底部沟道的栅极。所述半导体结构可以包括位于所述栅极的每一侧上的间隔物。第一间隔物包括位于多个垂直取向的沟道之间的电介质材料。第二间隔物包括位于多个水平取向的沟道之间的电介质材料。这可以实现在垂直间隔物之间形成间隔物。
-
公开(公告)号：CN105810643B
公开(公告)日：2018-09-21
申请号：CN201610006801.8
申请日：2016-01-05
Applicant: 国际商业机器公司
Abstract: 本发明涉及制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件。描述了一种制造硅(Si)和硅锗(SiGe)鳍片的方法。该方法包括：在布置在衬底上的掩埋氧化物(BOX)层上形成至少两个Si鳍片，至少一个Si鳍片形成在第一区域中，并且至少一个Si鳍片形成在第二区域中，在第二区域中的至少一个Si鳍片比在第一区域中的至少一个Si鳍片更薄。该方法同样包括在第一区域之上沉积氧化物掩模；在第二区域中的至少一个Si鳍片上外延生长SiGe层；以及执行热退火工艺以将Ge从SiGe层驱动到在第二区域中的至少一个Si鳍片中，以在第二区域中形成至少一个SiGe鳍片。
-
公开(公告)号：CN107112217A
公开(公告)日：2017-08-29
申请号：CN201680005203.7
申请日：2016-01-04
Applicant: 国际商业机器公司
IPC: H01L21/28
Abstract: 描述了一种制造晶体管器件中的替代金属栅极的方法、鳍型场效应晶体管(finFET)、以及一种制造具有替代金属栅极的finFET器件的方法。该制造替代金属栅极的方法包括：在衬底(110)之上形成伪栅极结构(140)，伪栅极结构(140)被绝缘层(120)包围；以及去除伪栅极结构(140)以在绝缘层(120)内暴露沟槽(121)。该方法还包括在绝缘层(120)之上和在沟槽(121)中保形地沉积电介质材料层(160)和功函数金属层(170)，并且从绝缘层(120)的顶表面去除电介质材料层(160)和功函数金属层(170)；使功函数金属层(170)凹陷到沟槽(121)的顶部下方；以及仅在功函数金属层(170)的暴露表面上选择性地形成栅极金属(190)。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.026 seconds)
