公开(公告)号：CN100541799C

公开(公告)日：2009-09-16

申请号：CN200710103804.4

申请日：2007-05-15

Applicant: 国际商业机器公司

Inventor： C·E·默里 ,  C·拉沃耶 ,  K·P·罗德贝尔

IPC: H01L27/02 ,  H01L23/532 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49 ,  H01L21/822 ,  H01L21/768 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L23/485 ,  H01L21/28518 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53209 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明提供了减小接触开口内接触电阻的半导体结构以及形成该结构的方法。这在本发明中通过用含金属锗化物接触材料取代常规的接触冶金，例如钨，或金属硅化物，例如Ni硅化物或Cu硅化物实现。在本发明中使用术语“含金属锗化物”表示纯金属锗化物(即，MGe合金)或包括Si的金属锗化物(即，MSiGe合金)。

公开(公告)号：CN100536124C

公开(公告)日：2009-09-02

申请号：CN200510079823.9

申请日：2005-06-29

Applicant: 国际商业机器公司

Inventor： L·A·克莱文杰 ,  T·J·多尔顿 ,  L·C·休 ,  C·E·默里 ,  C·拉登斯 ,  黄洸汉 ,  杨智超

IPC: H01L23/522 ,  H01L21/768 ,  H05K3/46

CPC classification number: H01L21/76802 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76847 ,  H01L21/76865 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供了一种可以在BEOL中制造的互连结构，该互连结构与上述常规的互连结构相比，在正常芯片操作中表现良好的机械接触，并在各种可靠性测试中不发生故障。本发明的互连结构在位于层间介质层中的过孔底部具有弯折界面。具体地，本发明的互连结构包括：第一介质层，其中嵌有至少一个金属互连；第二介质层，位于所述第一介质层上，其中所述第二介质层具有至少一个开口，所述开口具有上线路区域和下过孔区域，所述下过孔区域包括弯折界面；至少一对衬里，位于所述至少一个开口的至少垂直壁上；以及导电材料，填充所述至少一个开口。

公开(公告)号：CN104040705A

公开(公告)日：2014-09-10

申请号：CN201280066327.8

申请日：2012-12-19

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  C·E·默里

IPC: H01L21/336

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/66439

Abstract: 提供了一种制造FET器件的方法，其包括如下步骤。在BOX层上方的SOI层中形成纳米线/衬垫，其中所述纳米线悬置在所述BOX上方。沉积包围所述纳米线的HSQ层。使所述HSQ层的包围所述纳米线的(一个或多个)部分交联，其中所述交联使得所述HSQ层的所述(一个或多个)部分收缩，由此在所述纳米线中诱发应变。形成一个或多个栅极，所述栅极保持在所述纳米线中诱发的应变。也提供了一种FET器件，其中每条纳米线具有(一个或多个)第一区域和(一个或多个)第二区域，所述第一区域变形使得所述(一个或多个)第一区域中的晶格常数小于所述纳米线的弛豫晶格常数，所述第二区域变形使得所述(一个或多个)第二区域中的晶格常数大于所述纳米线的弛豫晶格常数。

公开(公告)号：CN1761056A

公开(公告)日：2006-04-19

申请号：CN200510079823.9

申请日：2005-06-29

Applicant: 国际商业机器公司

Inventor： L·A·克莱文杰 ,  T·J·多尔顿 ,  L·C·休 ,  C·E·默里 ,  C·拉登斯 ,  黄洸汉 ,  杨智超

IPC: H01L23/522 ,  H01L21/768 ,  H05K3/46

CPC classification number: H01L21/76802 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76847 ,  H01L21/76865 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供了一种可以在BEOL中制造的互连结构，该互连结构与上述常规的互连结构相比，在正常芯片操作中表现良好的机械接触，并在各种可靠性测试中不发生故障。本发明的互连结构在位于层间介质层中的过孔底部具有弯折界面。具体地，本发明的互连结构包括：第一介质层，其中嵌有至少一个金属互连；第二介质层，位于所述第一介质层上，其中所述第二介质层具有至少一个开口，所述开口具有上线路区域和下过孔区域，所述下过孔区域包括弯折界面；至少一对衬里，位于所述至少一个开口的至少垂直壁上；以及导电材料，填充所述至少一个开口。

公开(公告)号：CN104040705B

公开(公告)日：2016-11-16

申请号：CN201280066327.8

申请日：2012-12-19

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  C·E·默里

IPC: H01L21/336

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/66439

Abstract: 提供了一种制造FET器件的方法，其包括如下步骤。在BOX层上方的SOI层中形成纳米线/衬垫，其中所述纳米线悬置在所述BOX上方。沉积包围所述纳米线的HSQ层。使所述HSQ层的包围所述纳米线的(一个或多个)部分交联，其中所述交联使得所述HSQ层的所述(一个或多个)部分收缩，由此在所述纳米线中诱发应变。形成一个或多个栅极，所述栅极保持在所述纳米线中诱发的应变。也提供了一种FET器件，其中每条纳米线具有(一个或多个)第一区域和(一个或多个)第二区域，所述第一区域变形使得所述(一个或多个)第一区域中的晶格常数小于所述纳米线的弛豫晶格常数，所述第二区域变形使得所述(一个或多个)第二区域中的晶格常数大于所述纳米线的弛豫晶格常数。

公开(公告)号：CN101079419A

公开(公告)日：2007-11-28

申请号：CN200710103804.4

申请日：2007-05-15

Applicant: 国际商业机器公司

Inventor： C·E·默里 ,  C·拉沃耶 ,  K·P·罗德贝尔

IPC: H01L27/02 ,  H01L23/532 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49 ,  H01L21/822 ,  H01L21/768 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L23/485 ,  H01L21/28518 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53209 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明提供了减小接触开口内接触电阻的半导体结构以及形成该结构的方法。这在本发明中通过用含金属锗化物接触材料取代常规的接触冶金，例如钨，或金属硅化物，例如Ni硅化物或Cu硅化物实现。在本申请中使用术语“含金属锗化物”表示纯金属锗化物(即，MGe合金)或包括Si的金属锗化物(即，MSiGe合金)。