公开(公告)号：CN1211857C

公开(公告)日：2005-07-20

申请号：CN00104636.5

申请日：2000-02-03

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： J·A·曼德尔曼 ,  R·迪瓦卡鲁尼 ,  G·拉罗萨 ,  U·格吕宁 ,  C·拉登斯

IPC: H01L23/58 ,  H01L27/108 ,  H01L21/76

CPC classification number: H01L27/10861 ,  H01L21/763 ,  H01L21/765 ,  H01L27/10829 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 动态随机存取存储器有多对存储单元，存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部，并包围包含存储单元的半导体衬底的区域。这使多对存储单元相互电隔离并与位于半导体衬底内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电半导体材料，导电材料有侧壁部分和下部，侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离，下部与半导体衬底电接触。隔离沟槽的上部填充第二电绝缘体。

公开(公告)号：CN1267913A

公开(公告)日：2000-09-27

申请号：CN00104636.5

申请日：2000-02-03

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： J·A·曼德尔曼 ,  R·迪瓦卡鲁尼 ,  G·拉罗萨 ,  U·格吕宁 ,  C·拉登斯

IPC: H01L23/58 ,  H01L27/108 ,  H01L21/76

CPC classification number: H01L27/10861 ,  H01L21/763 ,  H01L21/765 ,  H01L27/10829 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 动态随机存取存储器有多对存储单元,存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部,并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料,导电材料有侧壁部分和下部,侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离,下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。

公开(公告)号：CN1206721C

公开(公告)日：2005-06-15

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1161841C

公开(公告)日：2004-08-11

申请号：CN99127484.9

申请日：1999-12-29

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： C·拉登斯 ,  J·德布洛瑟 ,  U·格吕宁 ,  J·曼德尔曼

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10864 ,  H01L27/10841 ,  H01L27/10867 ,  H01L27/10876

Abstract: 一种在半导体基片上形成的存储单元，包括一个纵向沟道和一个晶体管，纵向沟道作为存储电容器，沟道中充有多晶硅填充料，晶体管的源极在沟道的侧壁中形成，晶体管的漏极在半导体基片中形成，晶体管的表面与半导体基片的顶部表面共用，晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。

公开(公告)号：CN1272688A

公开(公告)日：2000-11-08

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上。有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1262527A

公开(公告)日：2000-08-09

申请号：CN99127484.9

申请日：1999-12-29

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： C·拉登斯 ,  J·德布洛瑟 ,  U·格吕宁 ,  J·曼德尔曼

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10864 ,  H01L27/10841 ,  H01L27/10867 ,  H01L27/10876

Abstract: 一种在半导体基片上形成的存储单元,包括一个纵向沟道和一个晶体管,纵向沟道作为存储电容器,沟道中充有多晶硅填充料,晶体管的源极在沟道的侧壁中形成,晶体管的漏极在半导体基片中形成,晶体管的表面与半导体基片的顶部表面共用,晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。

公开(公告)号：CN1227673C

公开(公告)日：2005-11-16

申请号：CN00817026.6

申请日：2000-05-17

Applicant: 因芬尼昂技术北美公司

Inventor： J·阿尔斯梅尔 ,  U·格吕宁 ,  G·米勒 ,  Y·-J·帕克

IPC: G11C11/409 ,  G11C11/407 ,  G11C7/00

CPC classification number: G11C11/409 ,  G11C7/06 ,  G11C11/4074

Abstract: 公开一种经由板线从存储单元读出信息的方案。所述存储单元包括连接到单元晶体管的某个结点的位线，而所述晶体管的另一结点连接到电容器的某个电极。位线连接到恒压源。板线连接到另一电容器电极。

公开(公告)号：CN1263358A

公开(公告)日：2000-08-16

申请号：CN00101981.3

申请日：2000-02-01

Applicant: 因芬尼昂技术北美公司

Inventor： U·格吕宁 ,  J·伯恩特纳 ,  D·托本 ,  G·李 ,  O·斯平德勒 ,  Z·加布里克

IPC: H01L21/76 ,  H01L21/8239 ,  H01L27/10

CPC classification number: H01L27/10864 ,  H01L21/02126 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/31612 ,  H01L27/10876

Abstract: 一种控制半导体器件的槽内的隔离层厚度的方法,包括下述步骤:设置形成了导电材料(24)的槽(14);在该导电材料上的槽的侧壁上形成衬垫(36);在该导电材料和该侧壁上淀积选择性氧化物淀积层(40),该选择性氧化物淀积层有选择地生长,其在该导电材料(24)上的生长率大于在该侧壁的该衬垫(36)和顶部表面(43)上的生长率;以及在除了与该导电材料(24)接触的部分(42)外除去该选择性氧化物淀积层以便在槽内的该导电材料上形成隔离层。

公开(公告)号：CN1165985C

公开(公告)日：2004-09-08

申请号：CN00101981.3

申请日：2000-02-01

Applicant: 因芬尼昂技术北美公司

Inventor： U·格吕宁 ,  J·伯恩特纳 ,  D·托本 ,  G·李 ,  O·斯平德勒 ,  Z·加布里克

IPC: H01L21/76

CPC classification number: H01L27/10864 ,  H01L21/02126 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/31612 ,  H01L27/10876

Abstract: 一种控制半导体器件的槽内的隔离层厚度的方法，包括下述步骤：设置形成了导电材料(24)的槽(14)；在该导电材料上的槽的侧壁上形成衬垫(36)；在该导电材料和该侧壁上淀积选择性氧化物淀积层(40)，该选择性氧化物淀积层有选择地生长，其在该导电材料(24)上的生长率大于在该侧壁的该衬垫(36)和顶部表面(43)上的生长率；以及在除了与该导电材料(24)接触的部分(42)外除去该选择性氧化物淀积层以便在槽内的该导电材料上形成隔离层。

公开(公告)号：CN1158701C

公开(公告)日：2004-07-21

申请号：CN00102281.4

申请日：2000-02-18

Applicant: 因芬尼昂技术北美公司

Inventor： U·格吕宁

IPC: H01L21/70 ,  H01L21/8242

CPC classification number: H01L29/1037 ,  H01L27/10861 ,  H01L27/10876

Abstract: 一种在半导体衬底内形成动态随机存取存储单元的方法。该单元在半导体衬底的有源区中具有通过填埋带或连接区导电性地连接到存储电容器上的晶体管。该方法包括在该半导体衬底中的槽的下部形成用于电容器的电极。该方法的应用包括形成导电性地连接电容器与晶体管用的填埋带和形成该单元的晶体管用的垂直栅沟道。