公开(公告)号：CN119999355A

公开(公告)日：2025-05-13

申请号：CN202380070072.0

申请日：2023-09-22

Applicant: 国际商业机器公司

Inventor： 张婧芸 ,  谢瑞龙 ,  J·弗洛吉尔 ,  鲍如强 ,  P·罗伊乔杜里

IPC: H10D84/03 ,  H10D84/40 ,  H10D84/83 ,  H10D84/85 ,  H10D30/01 ,  H10D30/43

Abstract: 本发明的实施例涉及单片堆叠场效应晶体管(SFET)处理方法及产生的具有双中间电介质隔离(MDI)分隔的结构。在本发明的非限制性实施例中，形成了第一纳米片，并在所述第一纳米片上方垂直堆叠第二纳米片。在所述第一纳米片的沟道区域和所述第二纳米片的沟道区域周围形成栅极，并在所述第一纳米片和所述第二纳米片之间形成中间电介质隔离结构。所述中间电介质隔离结构包括第一中间电介质隔离层和垂直堆叠在所述第一中间电介质隔离层上方的第二中间电介质隔离层。所述栅极的一部分在所述中间电介质隔离结构中的所述第一中间电介质隔离层和所述第二中间电介质隔离层之间延伸。

公开(公告)号：CN119817190A

公开(公告)日：2025-04-11

申请号：CN202380062887.4

申请日：2023-08-10

Applicant: 国际商业机器公司

Inventor： B·安德森 ,  范淑贞 ,  J·W·斯特朗 ,  谢瑞龙

IPC: H10D30/67 ,  H10D84/03 ,  H01L21/768

Abstract: 一种半导体结构，包括垂直晶体管结构的鳍、在鳍的顶侧上的顶部源漏区、在鳍的底侧上的底部源漏区、以及在底部源漏区下方并且与底部源漏区接触的背侧接触部。

公开(公告)号：CN119698939A

公开(公告)日：2025-03-25

申请号：CN202380059080.5

申请日：2023-08-01

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  康宗圣 ,  D·施密特 ,  A·雷兹尼塞克

IPC: H10D62/10 ,  H10D84/03 ,  H10D64/23 ,  H10D64/27 ,  H10D30/43 ,  H10D64/00 ,  H10D30/01 ,  H01L23/528 ,  H01L21/768 ,  B82Y10/00

Abstract: 环绕源极/漏极区的后侧接触为场效应晶体管和金属化层之间的电连接提供增加的接触面积。在设备层内形成的空腔暴露所选源/漏区的侧壁。后侧接触在此空腔内延伸并且邻接所选择的源极/漏极区的侧壁表面和底表面。

公开(公告)号：CN119654980A

公开(公告)日：2025-03-18

申请号：CN202380057292.X

申请日：2023-08-07

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  N·A·兰兹罗 ,  本山幸一 ,  B·A·安德森 ,  M·瑞佐罗 ,  L·A·克莱文格

IPC: H10B61/00

Abstract: 提供了一种背侧接触结构，其将位于晶片背侧的MRAM的第一电极(52)直接连接到晶体管的源极/漏极结构(36)。背侧接触与晶体管的源极/漏极结构(36)以及MRAM的第一电极(52)自对准。MRAM和源极/漏极结构(36)之间的紧密接近增加了器件的速度。MRAM良率不会受到损害，因为不会发生背侧接触金属到MRAM上的重新溅射。

公开(公告)号：CN119234319A

公开(公告)日：2024-12-31

申请号：CN202380041579.3

申请日：2023-03-14

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  崔起植 ,  王俊利 ,  S·戈什 ,  J·福罗吉尔 ,  成敏圭 ,  T·斯坦达尔特 ,  N·J·劳贝特 ,  卜惠明

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/423

Abstract: 与第一晶体管相邻的第一源漏区、与第二晶体管相邻的第二源漏区、在第一源漏区上方的上源漏接触、在第二源漏区下方的底部源漏接触，底部源漏接触和上源漏接触在相对两侧上，底部源漏接触的水平表面与围绕第二源漏区的介电侧间隔体的水平表面相邻。在实施例中，底部源漏接触围绕源漏区的垂直侧。一种方法，包括形成第一和第二纳米片堆叠，形成与第一纳米片堆叠相邻的第一源漏区的顶部源漏接触，形成与第二纳米片堆叠相邻的第二源漏区的下水平表面的底部源漏接触。

公开(公告)号：CN118355507A

公开(公告)日：2024-07-16

申请号：CN202280080826.6

申请日：2022-11-23

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  J·弗洛吉尔 ,  王俊利 ,  郭德超 ,  鲍如强 ,  R·克里什南 ,  B·普拉纳瑟提哈兰

IPC: H01L29/78

Abstract: 提供了一种半导体结构，其包括堆叠在第二FET器件上的第一FET器件，其中第一FET器件包含含有第一功函数金属的第一功能栅极结构，并且第二FET器件包含含有第二功函数金属的第二功能栅极结构。在该结构中，第一功函数金属不存在于包括第二功函数金属的区域中，反之亦然。因此，在半导体结构中不存在共享功函数金属。

公开(公告)号：CN118056488A

公开(公告)日：2024-05-17

申请号：CN202280067364.4

申请日：2022-10-04

Applicant: 国际商业机器公司

Inventor： 李俊涛 ,  谢瑞龙 ,  程慷果 ,  C·拉登斯

IPC: H10N30/01 ,  H10N30/074 ,  H10N30/85 ,  H10N30/87

Abstract: 一种相变存储器设备，包括：底部电极；直接接触所述底部电极的顶表面的交替的电导体层的堆叠；直接接触所述堆叠的顶表面的金属柱；直接接触所述金属柱的顶表面的相变材料元件；以及所述相变材料元件上的顶部电极，其中所述金属柱的横向尺寸小于所述堆叠的横向尺寸。

公开(公告)号：CN113491014B

公开(公告)日：2024-04-19

申请号：CN202080016969.1

申请日：2020-02-24

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  J.弗鲁吉尔 ,  C.朴 ,  E.诺瓦克 ,  亓屹 ,  程慷果 ,  N.罗贝特

IPC: H01L29/786 ,  H01L21/02

Abstract: 本发明的实施例涉及用于提供新颖的场效应晶体管(FET)架构的技术，该FET架构包括中心鳍状物区域和一个或多个垂直堆叠的纳米片。在本发明的非限制性实施例中，非平面沟道区被形成为具有第一半导体层(208)、第二半导体层(206)以及位于第一半导体层(208)与第二半导体层(206)之间的鳍状桥接层。形成所述非平面沟道区可以包括：在衬底(204)之上形成纳米片堆叠体；通过去除所述纳米片堆叠体的一部分来形成沟槽(502)；以及在所述沟槽(502)中形成第三半导体层(602)。所述第一半导体层(208)、所述第二半导体层(206)和所述鳍状桥区的外表面限定所述非平面沟道区的有效沟道宽度。

公开(公告)号：CN117223110A

公开(公告)日：2023-12-12

申请号：CN202280026597.X

申请日：2022-03-29

Applicant: 国际商业机器公司

Inventor： A·雷兹尼塞克 ,  谢瑞龙 ,  B·赫克马修阿塔巴里 ,  宁德雄

IPC: H01L29/775

Abstract: 竖直对齐且堆叠的半导体沟道层，由功函数金属和栅极电介质分开，栅极电介质部分地包围功函数金属且使功函数金属与每个半导体沟道层分开，功函数金属的第一部分直接接触每个层的竖直侧壁。竖直对齐和堆叠的第一组半导体沟道层和第二组半导体沟道层，由功函数金属分开，栅极电介质部分地包围功函数金属并且使功函数金属与每个半导体沟道层物理地分开，在第一组和第二组之间的功函数金属的第一部分直接接触每个层的侧壁。形成竖直对齐并堆叠的交替的牺牲层和半导体沟道层的初始堆叠体，形成竖直开口，从而创建纳米片层的第一堆叠体和纳米片层的第二堆叠体，并且暴露两个堆叠体的交替的层的竖直侧表面。

公开(公告)号：CN116601755A

公开(公告)日：2023-08-15

申请号：CN202180082374.0

申请日：2021-11-10

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  E·米勒 ,  J·希勒 ,  范淑贞 ,  吴恒

IPC: H01L21/768

Abstract: 一种半导体结构及其制造方法，包括：半导体结构中的第一凹陷区域，第一凹陷区域限定具有第一正锥形轮廓的第一开口，作为第一正锥形轮廓的至少一部分，以第一锥角在朝向半导体结构的顶部源极/漏极区的方向上加宽第一开口；以及第一开口内的顶部源极/漏极接触体，顶部源极/漏极接触体围绕顶部源极/漏极区的表面。该半导体结构还包括保护衬垫，其位于顶部源极/漏极区的底部部分、与顶部源极/漏极区相邻的顶部间隔体和两个连续的顶部源极/漏极区之间的电介质材料之间的界面处，保护衬垫在接触体图案化期间保护顶部源极/漏极区。