-
公开(公告)号：CN101939253A
公开(公告)日：2011-01-05
申请号：CN200980104087.4
申请日：2009-02-03
Applicant: 国际商业机器公司
IPC: B82B3/00
CPC classification number: H01L21/0338 , B81B2203/0369 , B81C1/00031 , B81C2201/0149 , B81C2201/0198 , B82Y30/00 , H01L21/0337 , H01L51/0017 , Y10S977/882 , Y10S977/887 , Y10S977/888 , Y10T428/24479 , Y10T428/2457 , Y10T428/24612 , Y10T428/24736 , Y10T428/24802
Abstract: 在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。
-
公开(公告)号：CN101490842A
公开(公告)日：2009-07-22
申请号：CN200780001659.7
申请日：2007-01-16
Applicant: 国际商业机器公司
IPC: H01L27/01
CPC classification number: H01L27/1203 , H01L21/28114 , H01L21/823456 , H01L21/84 , H01L29/42376 , H01L2924/0002 , H01L2924/00
Abstract: 一种晶体管器件及其形成方法，所述晶体管器件包括：衬底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极；以及接合衬垫，其包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。
-
公开(公告)号：CN1211857C
公开(公告)日：2005-07-20
申请号：CN00104636.5
申请日：2000-02-03
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L23/58 , H01L27/108 , H01L21/76
CPC classification number: H01L27/10861 , H01L21/763 , H01L21/765 , H01L27/10829 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 动态随机存取存储器有多对存储单元，存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部，并包围包含存储单元的半导体衬底的区域。这使多对存储单元相互电隔离并与位于半导体衬底内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电半导体材料，导电材料有侧壁部分和下部，侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离，下部与半导体衬底电接触。隔离沟槽的上部填充第二电绝缘体。
-
-
公开(公告)号：CN103887302B
公开(公告)日：2017-04-19
申请号：CN201310437086.X
申请日：2013-09-17
CPC classification number: H01L27/0248 , H01L21/26586 , H01L21/266 , H01L27/0255
Abstract: 一种用于在保护集成电路免受静电放电时使用的结二极管阵列可以被制作为包括各种尺寸的对称和/或不对称结二极管。二极管可以被配置为经由未封装的接触提供低电压和电流放电或者经由封装的接触提供高电压和电流放电。在制作结二极管阵列时使用倾斜注入允许使用单个硬掩模来注入多个离子种类。另外，可以为每个种类选择不同注入倾斜角度以及其它参数(例如注入能量、注入掩模厚度和掩模开口的尺度)以便精制注入区域的形状。如果希望则可以使用相同注入硬掩模在已经形成的二极管之间插入隔离区域。掩埋氧化物层可以用来防止掺杂物向衬底中扩散超出选择的深度。
-
Patent Agency Ranking
公开(公告)号：CN101248529A
公开(公告)日：2008-08-20
申请号：CN200680030712.1
申请日：2006-06-27
Applicant: 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10829 , H01L27/10867 , H01L27/1203
Abstract: 一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
-
公开(公告)号：CN101110431A
公开(公告)日：2008-01-23
申请号：CN200710136085.6
申请日：2007-07-17
Applicant: 国际商业机器公司
CPC classification number: H01L23/481 , H01L21/76898 , H01L23/5227 , H01L28/10 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了用于制造具有高Q芯片上电感器的半导体IC(集成电路)芯片的方法，所述电感器形成于芯片背面上并使用穿过晶片的互连连接到芯片正面上的集成电路。例如，具有背面集成电感器的半导体器件包括半导体衬底，所述衬底具有正面、背面和介于衬底背面和正面之间的掩埋绝缘层。在半导体衬底的正面上形成集成电路而在半导体衬底的背面上形成集成电感器。形成穿过掩埋绝缘层的互连结构，以连接集成电感器和集成电路。所述半导体衬底可以是SOI(绝缘体上硅)结构。
-
公开(公告)号：CN118056488A
公开(公告)日：2024-05-17
申请号：CN202280067364.4
申请日：2022-10-04
Applicant: 国际商业机器公司
IPC: H10N30/01 , H10N30/074 , H10N30/85 , H10N30/87
Abstract: 一种相变存储器设备，包括：底部电极；直接接触所述底部电极的顶表面的交替的电导体层的堆叠；直接接触所述堆叠的顶表面的金属柱；直接接触所述金属柱的顶表面的相变材料元件；以及所述相变材料元件上的顶部电极，其中所述金属柱的横向尺寸小于所述堆叠的横向尺寸。
-
公开(公告)号：CN103700616A
公开(公告)日：2014-04-02
申请号：CN201310364376.6
申请日：2013-08-19
IPC: H01L21/768 , H01L23/535
CPC classification number: H01L21/76816 , H01L21/76807 , H01L21/76831 , H01L21/76834 , H01L21/76838 , H01L21/76897 , H01L23/5226 , H01L23/5283 , H01L23/53295
Abstract: 在集成电路裸片中在裸片内堆叠的三个金属层中形成多个金属轨道。在中间金属层的金属轨道周围形成保护电介质层。保护电介质层充当硬掩模以在所述中间金属层以上和以下的金属层中的金属轨道之间限定接触过孔。
-
公开(公告)号：CN101292345A
公开(公告)日：2008-10-22
申请号：CN200680039243.X
申请日：2006-09-20
Applicant: 国际商业机器公司
IPC: H01L21/768
CPC classification number: H01L21/76804 , H01L29/6659 , H01L29/7833 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及包括倒置源极/漏极金属触点的场效应晶体管(FET)，该金属触点具有位于第一较低电介质层中的较低部分和位于第二较高电介质层中的较高部分。倒置源极/漏极金属触点的较低部分具有比较高部分更大的横截面积。优选地，倒置源极/漏极金属触点的较低部分的横截面积在约0.03μm2－约3.15μm2的范围内，并且这种倒置源极/漏极金属触点与FET的栅电极以在约0.001μm－约5μm范围内的距离相分隔。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.022 seconds)
