公开(公告)号：CN109216428B

公开(公告)日：2023-01-06

申请号：CN201711344639.1

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈泽民 ,  吴志强 ,  吴忠政 ,  蔡庆威 ,  程冠伦 ,  王志豪 ,  曹敏

IPC: H01L29/04 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的 晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的 晶体方向。本发明还提供了半导体结构的制造方法。

公开(公告)号：CN113690142A

公开(公告)日：2021-11-23

申请号：CN202110335578.2

申请日：2021-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林含谕 ,  黄治融 ,  董彦佃 ,  沈泽民 ,  颜甫庭 ,  詹贵麟 ,  林耕竹 ,  林立德 ,  林斌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明说明半导体结构与其形成方法。方法包括：形成鳍状结构于基板上。鳍状结构可包括第一通道层与牺牲层。方法可进一步包括形成第一凹陷结构于鳍状结构的第一部分中，形成第二凹陷结构于鳍状结构的第二部分的牺牲层中，形成介电层于第一凹陷结构与第二凹陷结构中，以及进行无氧循环蚀刻工艺以蚀刻介电层，并露出鳍状结构的第二部分的通道层。进行无氧循环蚀刻工艺的步骤可包括进行第一蚀刻选择性的第一蚀刻工艺，以选择性蚀刻介电层而较少蚀刻鳍状结构的第二部分的通道层；以及进行第二蚀刻选择性的第二蚀刻工艺，以选择性蚀刻介电层而较少蚀刻鳍状结构的第二部分的通道层，且第二蚀刻选择性大于第一蚀刻选择性。

公开(公告)号：CN110783270A

公开(公告)日：2020-02-11

申请号：CN201910695378.0

申请日：2019-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  程冠伦 ,  王志豪 ,  徐继兴 ,  沈泽民 ,  杨世海

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 本公开实施例提供了一种半导体装置与半导体结构的形成方法以及半导体装置，包含具有从基底延伸的第一鳍片及第二鳍片的基底的场效晶体管的形成方法与装置。将高介电常数栅极介电层及铁电绝缘体层沉积于第一鳍片及第二鳍片之上。在一些实施例中，将虚设栅极层沉积在位于第一鳍片及第二鳍片之上的铁电绝缘体层之上，以形成第一栅极堆叠于第一鳍片之上并形成第二栅极堆叠于第二鳍片之上。接着移除第一栅极堆叠的虚设栅极层(维持此铁电绝缘体层)以形成第一沟槽。并且移除第二栅极堆叠的虚设栅极层以及此铁电绝缘体层以形成第二沟槽。形成至少一金属栅极层于此第一沟槽及此第二沟槽中。

公开(公告)号：CN103094343B

公开(公告)日：2016-12-14

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN113707720B

公开(公告)日：2023-08-29

申请号：CN202110504613.9

申请日：2021-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张旭凯 ,  黄治融 ,  董彦佃 ,  朱家宏 ,  梁顺鑫 ,  沈泽民 ,  林斌彦 ,  王菘豊

IPC: H01L29/78 ,  H01L21/336

Abstract: 公开了具有不同配置的接触结构的半导体器件及其制造方法。半导体器件包括设置在第一鳍结构和第二鳍结构上的第一栅极结构和第二栅极结构、设置在第一鳍结构和第二鳍结构上的第一源极/漏极(S/D)和第二S/D区域、设置在第一S/D区域和第二S/D区域上的第一接触结和第二接触结构以及设置在第一nWFM硅化物层与第一S/D区域之间的界面处的偶极子层。第一接触结构包括设置在第一S/D区域上的第一nWFM硅化物层和设置在第一nWFM硅化物层上的第一接触插塞。第二接触结构包括设置在第二S/D区域上的pWFM硅化物层、设置在pWFM硅化物层上的第二nWFM硅化物层以及设置在pWFM硅化物层上的第二接触插塞。

公开(公告)号：CN115360143A

公开(公告)日：2022-11-18

申请号：CN202210344564.1

申请日：2022-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  张文 ,  张翔笔 ,  赵皇麟 ,  程仲良 ,  徐志安 ,  李昆育 ,  沈泽民 ,  董彦佃 ,  吴俊毅

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件中的栅极结构及其形成方法。一种方法，包括去除第一虚设栅极堆叠和第二虚设栅极堆叠以形成第一沟槽和第二沟槽。所述第一虚设栅极堆叠和所述第二虚设栅极堆叠分别位于第一器件区和第二器件区。所述方法还包括沉积分别延伸到所述第一沟槽和所述第二沟槽中的第一栅极电介质层和第二栅极电介质层；形成含氟层，所述含氟层包括在所述第一栅极电介质层之上的第一部分和在所述第二栅极电介质层之上的第二部分；去除所述含氟层的第二部分；执行退火工艺以将所述含氟层的第一部分中的氟扩散到所述第一栅极电介质层中；和在所述退火工艺之后，分别在所述第一栅极电介质层和所述第二栅极电介质层之上形成第一功函数层和第二功函数层。

公开(公告)号：CN114512443A

公开(公告)日：2022-05-17

申请号：CN202210005216.1

申请日：2022-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董彦佃 ,  黄思维 ,  萧智仁 ,  庄媖涓 ,  黄咏骞 ,  刘冠廷 ,  沈泽民 ,  吴忠纬 ,  吴志强

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L29/423 ,  H01L29/40

Abstract: 一种半导体装置的制造方法，包括提供一种结构，此结构具有一基底和在前述基底上方的一通道层；在前述通道层上方形成一高介电常数栅极介质层；在前述高介电常数栅极介质层上形成一功函数金属层；在前述功函数金属层上形成一硅化物层；对此结构进行退火，使得与前述高介电常数栅极介电层相接的前述功函数金属层的第一部分可掺杂有来自前述硅化物层的硅元素；去除前述硅化物层；以及在前述功函数金属层的上方形成一块体金属层。

公开(公告)号：CN113380289A

公开(公告)日：2021-09-10

申请号：CN202110594595.8

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏焕昇 ,  沈泽民 ,  吴志强

IPC: G11C11/22 ,  G11C8/08 ,  G11C7/10 ,  G11C11/56 ,  G11C16/34

Abstract: 本发明的实施例提供了存储器电路和将数据写入存储器单元的方法。存储器电路包括具有多个存储器单元的存储阵列，每个存储器单元包括具有铁电层的栅极结构和与该栅极结构相邻的沟道层，沟道层包括金属氧化物材料。驱动器电路被配置为向存储器单元的栅极结构输出栅极电压，栅极电压在第一写入操作中具有正极性和第一幅度，在第二写入操作中具有负极性和第二幅度，并将第二幅度控制为大于第一幅度。

公开(公告)号：CN109216428A

公开(公告)日：2019-01-15

申请号：CN201711344639.1

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈泽民 ,  吴志强 ,  吴忠政 ,  蔡庆威 ,  程冠伦 ,  王志豪 ,  曹敏

IPC: H01L29/04 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的 晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的 晶体方向。本发明还提供了半导体结构的制造方法。

公开(公告)号：CN222827579U

公开(公告)日：2025-05-02

申请号：CN202420900416.8

申请日：2024-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡武卫 ,  陈海清 ,  林柏廷 ,  陈晏谊 ,  林佑明 ,  林仲德 ,  沈泽民 ,  董彦佃

IPC: H10D64/68

Abstract: 提供一种集成电路装置。在所述集成电路装置中，是通过将第二介电组成物的隐埋层引入至第一介电组成物的栅极介电质中来解决提供如下晶体管的问题：所述晶体管可被制造成具有处于宽广的阈值电压范围内的任何指定阈值电压而不会产生泄漏问题、电容问题或工艺兼容性问题。相对于第一介电组成物而选择第二介电组成物，使得在所述两种介电质的界面周围形成偶极子。偶极子产生电场，电场使阈值电压发生偏移。隐埋层具有较栅极介电质高的介电常数，薄于栅极介电质，且接近通道。