公开(公告)号：CN109599438B

公开(公告)日：2022-03-04

申请号：CN201811131306.5

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林经祥 ,  林耕竹 ,  郑双铭 ,  蔡腾群 ,  彭辞修 ,  颜甫庭

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。实施例方法包括在半导体鳍上方并且沿着半导体鳍的侧壁沉积第一介电膜，半导体鳍从半导体衬底向上延伸。该方法还包括在第一介电膜上方沉积介电材料；使第一介电膜凹进至半导体鳍的顶面之下以限定伪鳍，伪鳍包括介电材料的上部；以及在半导体鳍和伪鳍上方并且沿着半导体鳍和伪鳍的侧壁形成栅极堆叠件。

公开(公告)号：CN112509972A

公开(公告)日：2021-03-16

申请号：CN202010973977.7

申请日：2020-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 颜甫庭 ,  陈婷婷 ,  彭羽筠 ,  林耕竹

IPC: H01L21/762

Abstract: 根据本公开实施例的一些实施例，一种半导体结构的形成方法，包含：提供工件，其包含开口与顶表面；沉积介电材料于工件上且进入开口中，以形成第一介电材料层，且第一介电材料层具有于顶表面上的顶部与于开口中的插塞部(plug portion)；处理(treating)第一介电层以将顶部转换成第二介电层，其中第二介电层不同于第一介电层；以及选择性移除第二介电层。

公开(公告)号：CN119835971A

公开(公告)日：2025-04-15

申请号：CN202411439266.6

申请日：2024-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁正庸 ,  叶韦廷 ,  颜甫庭 ,  颜鸿宇 ,  林建宏 ,  詹贵麟 ,  彭羽筠 ,  林耕竹

IPC: H10D30/62 ,  H10D30/01 ,  H10D62/60 ,  H10D64/27

Abstract: 描述了半导体器件结构及其形成方法。结构包括：栅极介电层，设置在衬底上方；栅电极层，设置在栅极介电层上方；以及第一栅极间隔件，邻近栅极介电层设置。第一栅极间隔件包括面向栅极介电层的内表面和与内表面相对的外表面，并且第一栅极间隔件包括从内表面和外表面朝着第一栅极间隔件的中心降低的氟浓度。结构还包括设置在第一栅极间隔件的外表面上的第二栅极间隔件，并且第二栅极间隔件包括从外表面朝着内表面降低的氟浓度。

公开(公告)号：CN116884917A

公开(公告)日：2023-10-13

申请号：CN202310662727.5

申请日：2023-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹贵麟 ,  颜甫庭 ,  彭羽筠 ,  林耕竹

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置及其制造方法，包括一种后沉积处理可以施加在原子层沉积(atomic layer deposition,ALD)沉积的膜层上，以封闭位于表面处的一或多个缝隙。缝顶处理可以物理性合并缝隙的两侧，使表面表现为一种连续的材料，以容许在膜层的表面上以实质上一致的速率进行蚀刻。缝顶处理可用于合并半导体结构中原子层沉积(ALD)沉积膜层的缝隙，如栅极全绕式场效晶体管(gate‑all‑around field effect transistor,GAAFET)。

公开(公告)号：CN112531030A

公开(公告)日：2021-03-19

申请号：CN202010498643.9

申请日：2020-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭羽筠 ,  颜甫庭 ,  陈婷婷 ,  林耕竹 ,  彭辞修

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 此处提供半导体装置与其形成方法。本公开实施例的半导体装置包括第一半导体通道膜，与第二半导体通道膜位于第一半导体通道膜上；以及含硅与氮的多孔介电结构。多孔介电结构夹设于第一半导体通道膜与第二半导体通道膜之间，且多孔介电结构的密度小于氮化硅的密度。

公开(公告)号：CN109841575A

公开(公告)日：2019-06-04

申请号：CN201811266881.6

申请日：2018-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏嘉伟 ,  颜甫庭 ,  蔡腾群

IPC: H01L21/8238 ,  H01L21/28

Abstract: 一种半导体结构的制造方法包括：在基板上方形成金属层；在金属层上方形成介电层；移除介电层的第一部分以暴露金属层的第一部分，同时介电层的第二部分余留在金属层上；在介电层的第二部分上选择性形成第一抑制剂，同时金属层不由第一抑制剂覆盖；以及在金属层的已暴露的第一部分上选择性沉积第一硬遮罩，同时第一抑制剂不由第一硬遮罩覆盖。

公开(公告)号：CN109841571A

公开(公告)日：2019-06-04

申请号：CN201811359633.6

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏嘉伟 ,  颜甫庭 ,  陈婷婷 ,  蔡腾群

IPC: H01L21/8234

Abstract: 一种半导体结构的制造方法包括在基板上形成栅极堆叠和层间介电质，其中该层间介电质与该栅极堆叠相邻；形成抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行沉积制程以在该栅极堆叠上方形成导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的沉积选择性；以及执行蚀刻制程以移除该抑制物上方的该导电层的一部分。

公开(公告)号：CN115566009A

公开(公告)日：2023-01-03

申请号：CN202210947781.X

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱德洋 ,  颜甫庭 ,  彭羽筠 ,  林耕竹

IPC: H01L25/07

Abstract: 本公开提出一种半导体结构。半导体结构包括具有含碳的第一储存层的第一晶片、具有含碳的第二储存层的第二晶片以及介于第一晶片和第二晶片之间且与第一储存层和第二储存层接触的结合层。

公开(公告)号：CN110660744B

公开(公告)日：2022-08-23

申请号：CN201910574934.9

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶昕豪 ,  颜甫庭

IPC: H01L21/8238 ,  H01L27/092

Abstract: 方法包括在衬底上方形成鳍，在鳍上方形成伪栅极结构，去除鳍的与伪栅极结构相邻的部分以形成第一凹槽，在第一凹槽中沉积应力源材料，从第一凹槽去除应力源材料的至少部分，并且在去除应力源材料的至少部分之后，在第一凹槽中外延生长源极/漏极区域。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113690142A

公开(公告)日：2021-11-23

申请号：CN202110335578.2

申请日：2021-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林含谕 ,  黄治融 ,  董彦佃 ,  沈泽民 ,  颜甫庭 ,  詹贵麟 ,  林耕竹 ,  林立德 ,  林斌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明说明半导体结构与其形成方法。方法包括：形成鳍状结构于基板上。鳍状结构可包括第一通道层与牺牲层。方法可进一步包括形成第一凹陷结构于鳍状结构的第一部分中，形成第二凹陷结构于鳍状结构的第二部分的牺牲层中，形成介电层于第一凹陷结构与第二凹陷结构中，以及进行无氧循环蚀刻工艺以蚀刻介电层，并露出鳍状结构的第二部分的通道层。进行无氧循环蚀刻工艺的步骤可包括进行第一蚀刻选择性的第一蚀刻工艺，以选择性蚀刻介电层而较少蚀刻鳍状结构的第二部分的通道层；以及进行第二蚀刻选择性的第二蚀刻工艺，以选择性蚀刻介电层而较少蚀刻鳍状结构的第二部分的通道层，且第二蚀刻选择性大于第一蚀刻选择性。