集成芯片及其形成方法
    2.
    发明公开

    公开(公告)号:CN116266992A

    公开(公告)日:2023-06-20

    申请号:CN202310116841.8

    申请日:2023-02-15

    Abstract: 本公开的各种实施例是针对一种集成芯片(IC)及其形成方法,其包括设置于基板中的第一电极结构。第一铁电结构设置于第一电极结构的第一侧。通道结构设置于第一铁电结构的第一侧。通道结构包括多个个别的通道结构以及多个绝缘结构。多个个别的通道结构以及多个绝缘结构交替堆叠。一对源极/漏极(S/D)结构设置于第一铁电结构的第一侧。上述一对S/D结构垂直延伸穿过通道结构,且第一电极结构横向设置于上述一对S/D结构的S/D结构之间。

    触发器
    3.
    发明公开

    公开(公告)号:CN106998199A

    公开(公告)日:2017-08-01

    申请号:CN201611037283.2

    申请日:2016-11-11

    Abstract: 一种触发器包括用以接收数据信号及扫描输入信号的主锁存器。所述主锁存器基于扫描使能信号向从锁存器提供数据信号或扫描输入信号中的一者。所述触发器包括用以基于输入时钟信号及所述扫描使能信号中的一者或两者而产生时钟信号的电路系统。第一时钟信号被提供至主锁存器且第二时钟信号被提供至从锁存器。当所述扫描使能信号具有第一逻辑电平时,所述第一时钟信号不包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。当所述扫描使能信号具有第二逻辑电平时,所述第一时钟信号包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。

    铁电场效晶体管装置
    4.
    发明公开

    公开(公告)号:CN114975617A

    公开(公告)日:2022-08-30

    申请号:CN202210322710.0

    申请日:2022-03-29

    Abstract: 铁电场效晶体管装置,包括使用原子层沉积(ALD)沉积的铁电材料层。借由控制ALD沉积序列的参数,可以设计铁电层的晶体结构和铁电特性。包括相对较短前驱物脉冲持续时间和连续前驱物脉冲之间的清洗持续时间的ALD沉积序列可提供具有相对均匀晶粒尺寸和小平均晶粒尺寸的铁电层,这可以提供有效的铁电效能。包括相对较长前驱物脉冲持续时间和连续前驱物脉冲之间的清洗持续时间的ALD沉积序列可提供具有较不均匀晶粒尺寸和较大平均晶粒尺寸的铁电层。具有较大平均晶粒尺寸的铁电层可表现增强的结晶度和稳定的正交晶相,特别是在相对较薄的层中。

    包括主动区的晶体管及其形成方法

    公开(公告)号:CN114914297A

    公开(公告)日:2022-08-16

    申请号:CN202210042790.4

    申请日:2022-01-14

    Abstract: 一种薄膜晶体管包括具有正向或反向顺序的有源层、栅极介电层以及栅极电极的堆叠结构。有源层包括包含氧的化合物半导体材料、选自Ga和W的至少一种受体型元素以及选自In和Sn的至少一种重后过渡金属元素。接触栅极介电层的有源层的第一表面部分处的重后过渡金属元素的原子百分比高于位于栅极介电层相对侧的有源层的第二表面部分处的重后过渡金属元素的原子百分比。可以增加前沟道电流,且可以减小后沟道漏电流。

    薄膜晶体管
    7.
    发明公开

    公开(公告)号:CN114823866A

    公开(公告)日:2022-07-29

    申请号:CN202210071237.3

    申请日:2022-01-21

    Abstract: 本公开提供一种薄膜晶体管,包括主动层以及至少一个栅极堆叠。主动层的形成可使用单元层堆叠沉积工艺的多次重复沉积,包括受子类型氧化物沉积工艺与后过渡金属元素氧化物沉积工艺。至少一个栅极堆叠中的每个栅极介电质的表面,接触对应的受子类型元素氧化物层的表面,使得主动层漏电流可被最小化。源极电极与漏极电极可接触提供较低接触电阻的氧化物层,例如主动层内的后过渡金属氧化物层或氧化锌层。

Patent Agency Ranking