-
公开(公告)号：CN112750828B
公开(公告)日：2025-03-04
申请号：CN202011188822.9
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种具有不同栅极结构构造的半导体器件及其制造方法。半导体器件包括设置在衬底上的第一对源极/漏极区和第二延源极/漏极区，第一纳米结构沟道区和第二纳米结构沟道区，以及具有彼此不同的有效功函值的第一栅极结构和第二栅极结构。第一栅极结构和第二栅极结构包括第一高K栅极介电层和第二高K栅极介电层，具有彼此不同的厚度的第一阻挡金属层和第二阻挡金属层，分别设置在第一阻挡金属层和第二阻挡金属层上的具有彼此基本相等的厚度的第一功函金属(WFM)氧化物层和第二功函金属氧化物层，设置在第一功函金属氧化物层和第一阻挡金属层之间的第一偶极层，以及设置在第二功函金属氧化物层和第二阻挡金属层之间的第二偶极层。
-
公开(公告)号：CN113517279B
公开(公告)日：2025-01-14
申请号：CN202110705815.X
申请日：2021-06-24
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
Abstract: 半导体工艺系统蚀刻位于半导体晶圆上的栅极金属。半导体工艺系统包括基于机器学习的分析模型。分析模型动态地选择用于原子层蚀刻工艺的工艺条件。然后，工艺系统将选择的工艺条件数据用于下一个蚀刻工艺。本申请的实施例提供了集成电路及其形成方法。
-
公开(公告)号：CN113380873B
公开(公告)日：2023-10-10
申请号：CN202110244247.8
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L29/06 , H01L29/10 , H01L29/40 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 公开了具有不同栅极结构的配置的半导体器件及其制造方法。半导体器件包括分别设置在第一纳米结构化沟道区域和第二纳米结构化沟道区域上的第一栅极结构和第二栅极结构。第一栅极结构包括设置在第一纳米结构化沟道区域上的nWFM层、设置在nWFM层上的阻挡层、设置在阻挡层上的第一pWFM层、以及设置在第一pWFM层上的第一栅极填充层。第一栅极填充层的侧壁与阻挡层物理接触。第二栅极结构包括设置在第二纳米结构化沟道区域上的栅极介电层、设置在栅极介电层上的第二pWFM层、以及设置在第二pWFM层上的第二栅极填充层。第二栅极填充层的侧壁与栅极介电层物理接触。
-
公开(公告)号：CN111987159B
公开(公告)日：2023-09-12
申请号：CN202010268836.5
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/49 , H01L21/336 , H01L21/28
Abstract: 本文所述的实施例针对用于制造具有与基于铝的n型功函层相反的无铝n型功函层的晶体管的方法。该方法包括：形成设置在间隔开的源极/漏极外延层之间的沟道部分，以及在沟道部分上形成栅极堆叠件，其中，形成栅极堆叠件包括在沟道部分上沉积高k介电层并在介电层上沉积p型功函层。在沉积p型功函层之后，在没有真空破坏的情况下，在p型功函层上形成无铝n型功函层，并且在无铝n型功函层上沉积金属。该方法还包括沉积围绕间隔开的源极/漏极外延层和栅极堆叠件的绝缘层。本发明的实施例还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN116156901A
公开(公告)日：2023-05-23
申请号：CN202310029417.X
申请日：2023-01-09
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
Abstract: 一种半导体元件包括形成在基材的第一侧上的第一晶体管。该半导体元件包括垂直地设置在第一晶体管上方的第一电源轨结构、垂直地设置在第一电源轨结构上方的第二电源轨结构以及垂直地设置在第二电源轨结构上方的记忆体部位。第一电源轨结构、第二电源轨结构以及记忆体部位皆设置于与第一侧相对的基材的第二侧上。
-
Patent Agency Ranking
公开(公告)号：CN114864581A
公开(公告)日：2022-08-05
申请号：CN202210383474.3
申请日：2022-04-13
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L27/108 , H01L21/8242
Abstract: 本文中阐述的一些实施方案提供一种半导体结构。所述半导体结构可包括在逻辑器件的第一侧处设置在半导体结构的载体晶圆上的逻辑器件。所述半导体结构可包括设置在逻辑器件的第二侧上的介电结构，所述第二侧与所述第一侧相对。所述半导体结构可包括形成在介电结构上的存储器件。
-
公开(公告)号：CN114649265A
公开(公告)日：2022-06-21
申请号：CN202210116580.5
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本申请公开了半导体器件中的接触件结构。公开了一种具有无衬里接触件结构的半导体器件及其制造方法。该方法包括：在第一鳍结构和第二鳍结构上形成的第一源极/漏极(S/D)区域和第二S/D区域之间形成第一电介质层；在第一鳍结构和第二鳍结构上形成的第一栅极全环绕(GAA)结构和第二GAA结构以及在第一电介质层上形成第二电介质层；在第二电介质层中并且在第一GAA结构和第二GAA结构以及第一电介质层上形成渐缩沟槽开口；在暴露的第一GAA结构和第二GAA结构以及第一电介质层的顶表面上选择性地形成种子层；以及在种子层上选择性地沉积导电层。
-
公开(公告)号：CN109427735B
公开(公告)日：2022-03-08
申请号：CN201810985149.8
申请日：2018-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 一种半导体元件包含：具有数个侧壁与底面的第一导电结构，第一导电结构延伸穿过形成在基材上的一或多个隔离层；以及设于第一导电结构的至少一侧壁与一或多个隔离层的各自侧壁之间的绝缘层，其中第一导电结构至少透过底面电性耦合于第二导电结构。
-
公开(公告)号：CN113921469A
公开(公告)日：2022-01-11
申请号：CN202110873652.6
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 公开了具有不同栅极结构配置的半导体器件及其制造方法。方法包括：在第一鳍结构和第二鳍结构上形成第一纳米结构沟道区域和第二纳米结构沟道区域；形成具有第一厚度的第一氧化物层和具有第二厚度的第二氧化物层；在第一氧化物层和第二氧化物层上形成具有第一层部分和第二层部分的介电层；在第一层部分和第二层部分上形成具有第一氧扩散率的第一覆盖层和具有第二氧扩散率的第二覆盖层；生长第一氧化物层至具有第三厚度并且生长第二氧化物层至具有第四厚度；以及在介电层上方形成栅极金属填充层。第一厚度和第二厚度彼此基本相等，并且第一氧化物层和第二氧化物层围绕第一纳米结构沟道区域和第二纳米结构沟道区域。第二氧扩散率高于第一氧扩散率。第四厚度大于第三厚度。
-
公开(公告)号：CN113488466A
公开(公告)日：2021-10-08
申请号：CN202110585596.6
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L27/088 , H01L21/8234
Abstract: 半导体工艺系统蚀刻半导体晶圆上的薄膜。半导体工艺系统包括基于机器学习的分析模型。分析模型通过接收静态工艺条件和目标薄膜数据来动态选择蚀刻工艺的工艺条件。分析模型识别动态工艺条件数据，该数据与静态工艺条件数据一起可使得预测的剩余薄膜数据与目标薄膜数据匹配。然后，工艺系统将静态和动态工艺条件数据用于接下来的蚀刻工艺。本申请的实施例提供了集成电路及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.046 seconds)
