公开(公告)号：CN105304632B

公开(公告)日：2018-07-27

申请号：CN201510288803.6

申请日：2015-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  余宗兴 ,  许义明 ,  李俊毅 ,  刘佳雯

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7848 ,  H01L21/30604 ,  H01L21/30608 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明的些实施例提供了种半导体结构,包括衬底和再生长区域。衬底由具有第晶格常数的第材料制成,并且再生长区域由第材料和第二材料制成,具有不同于第晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”,并且尖端深度小于10nm。再生长区域还包括基本由第材料制成的顶层,并且所述顶层基本具有第晶格常数。本发明还提供了种用于制造半导体结构的方法。

公开(公告)号：CN105023945B

公开(公告)日：2018-03-23

申请号：CN201410341585.3

申请日：2014-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  徐烨 ,  后藤贤一

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7834 ,  H01L21/26506 ,  H01L29/1045 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66492 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7848

Abstract: 本发明描述了一种半导体器件及其形成方法。半导体器件包括位于半导体复合层中并邻近沟道的有源区域。该有源区域包括具有第一掺杂剂浓度的第一有源区域层、位于第一有源区域层上方并具有第二掺杂剂浓度的第二有源区域层、以及位于第二有源区域层上方并具有第三掺杂剂浓度的第三有源区域层。第三掺杂剂浓度大于第二掺杂剂浓度，并且第二掺杂剂浓度大于第一掺杂剂浓度。该沟道包括位于第一沟道层上方并包含碳的第二沟道层以及位于第二沟道层上方的第三沟道层。相较于不具有有源区域和沟道结构的半导体器件，有源区域结构提高了驱动电流并减小了接触电阻，并且该沟道结构增加了短沟道控制。

公开(公告)号：CN105023945A

公开(公告)日：2015-11-04

申请号：CN201410341585.3

申请日：2014-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  徐烨 ,  后藤贤一

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7834 ,  H01L21/26506 ,  H01L29/1045 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66492 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7848

Abstract: 本发明描述了一种半导体器件及其形成方法。半导体器件包括位于半导体复合层中并邻近沟道的有源区域。该有源区域包括具有第一掺杂剂浓度的第一有源区域层、位于第一有源区域层上方并具有第二掺杂剂浓度的第二有源区域层、以及位于第二有源区域层上方并具有第三掺杂剂浓度的第三有源区域层。第三掺杂剂浓度大于第二掺杂剂浓度，并且第二掺杂剂浓度大于第一掺杂剂浓度。该沟道包括位于第一沟道层上方并包含碳的第二沟道层以及位于第二沟道层上方的第三沟道层。相较于不具有有源区域和沟道结构的半导体器件，有源区域结构提高了驱动电流并减小了接触电阻，并且该沟道结构增加了短沟道控制。

公开(公告)号：CN104465763A

公开(公告)日：2015-03-25

申请号：CN201410327463.9

申请日：2014-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  余宗兴 ,  徐烨 ,  刘佳雯 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66712 ,  H01L21/2251 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/42392 ,  H01L29/66356 ,  H01L29/66787 ,  H01L29/7391 ,  H01L29/785

Abstract: 本文公开了一种半导体器件，包括：包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离，并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明包括非对称半导体器件。

公开(公告)号：CN105304632A

公开(公告)日：2016-02-03

申请号：CN201510288803.6

申请日：2015-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  余宗兴 ,  许义明 ,  李俊毅 ,  刘佳雯

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7848 ,  H01L21/30604 ,  H01L21/30608 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L27/092 ,  H01L21/8238

Abstract: 本发明的一些实施例提供了一种半导体结构，包括衬底和再生长区域。衬底由具有第一晶格常数的第一材料制成，并且再生长区域由第一材料和第二材料制成，具有不同于第一晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”，并且尖端深度小于10nm。再生长区域还包括基本由第一材料制成的顶层，并且所述顶层基本具有第一晶格常数。本发明还提供了一种用于制造半导体结构的方法。

公开(公告)号：CN115663027A

公开(公告)日：2023-01-31

申请号：CN202211328517.4

申请日：2014-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  余宗兴 ,  徐烨 ,  刘佳雯 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/78

Abstract: 本文公开了一种半导体器件，包括：包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离，并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明包括非对称半导体器件。

公开(公告)号：CN108074983A

公开(公告)日：2018-05-25

申请号：CN201711020362.7

申请日：2017-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏焕昇 ,  江宏礼 ,  刘佳雯 ,  许义明 ,  吴志强 ,  吴忠政 ,  梁英强

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种制造多栅极半导体器件的方法，该方法包括提供具有多个第一类型外延层和多个第二类型外延层的鳍。在鳍的沟道区中去除第二类型外延层的第一层的第一部分，以在第一类型外延层的第一层和第一类型外延层的第二层之间形成开口。然后在开口中形成具有栅极电介质和栅电极的栅极结构的部分。介电材料形成为邻接栅极结构的该部分。本发明还提供了多栅极半导体器件。

公开(公告)号：CN103094343B

公开(公告)日：2016-12-14

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN106024629A

公开(公告)日：2016-10-12

申请号：CN201610188811.8

申请日：2016-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  后藤贤一

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78 ,  H01L29/36

CPC classification number: H01L29/66477 ,  H01L21/26586 ,  H01L29/36 ,  H01L29/78

Abstract: 本发明提供了晶体管以及用于形成晶体管的方法。该方法包括：在晶体管沟道区域中执行至少一个注入操作，然后在引入进一步的掺杂杂质之前在注入区域上方形成碳化硅/硅复合膜。具有小倾斜角度的晕环注入操作用于在晶体管沟道的边缘处形成高掺杂浓度的区域以缓解短沟道效应。晶体管结构在与栅极介电质的衬底界面处包括降低的掺杂杂质浓度并且在表面下方大约10nm至50nm具有峰值浓度。掺杂分布在晶体管沟道的相对端处具有高掺杂杂质浓度区域。

公开(公告)号：CN108074983B

公开(公告)日：2020-10-02

申请号：CN201711020362.7

申请日：2017-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏焕昇 ,  江宏礼 ,  刘佳雯 ,  许义明 ,  吴志强 ,  吴忠政 ,  梁英强

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种制造多栅极半导体器件的方法，该方法包括提供具有多个第一类型外延层和多个第二类型外延层的鳍。在鳍的沟道区中去除第二类型外延层的第一层的第一部分，以在第一类型外延层的第一层和第一类型外延层的第二层之间形成开口。然后在开口中形成具有栅极电介质和栅电极的栅极结构的部分。介电材料形成为邻接栅极结构的该部分。本发明还提供了多栅极半导体器件。