公开(公告)号：CN108231889B

公开(公告)日：2022-09-06

申请号：CN201710950065.6

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  吴忠政 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  后藤贤一 ,  郭大鹏 ,  杨育佳 ,  吴志强 ,  林佑明

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

Abstract: 描述了包括二维(2‑D)材料的半导体结构及其制造方法。通过在诸如鳍式场效应晶体管(FET)的晶体管栅极构架中采用2‑D材料，本发明的半导体结构包括垂直栅极结构并且包含2‑D材料，诸如石墨烯、过渡金属二硫属化物(TMD)或磷烯。本发明的实施例还涉及具有垂直结构的2‑D材料晶体管。

公开(公告)号：CN113140588A

公开(公告)日：2021-07-20

申请号：CN202110166059.8

申请日：2021-02-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 后藤贤一 ,  林仲德 ,  马礼修

IPC: H01L27/22 ,  H01L27/24

Abstract: 在一些实施例中，本发明涉及存储器件。在一些实施例中，该存储器件包括衬底和互连结构，设置在该衬底上方。该互连结构包括堆叠的互连金属层，设置在堆叠的层间介电(ILD)层内。存储器单元设置在上部互连金属层与中间互连金属层之间。选择晶体管连接至该存储器单元，并设置在该中间互连金属层与下部互连金属层之间。通过将该选择晶体管置于两个互连金属层之间的后端互连结构内，节省了前端空间，并且提供了更大的集成灵活性。在一些实施例中，本发明还涉及制造存储器件的方法。

公开(公告)号：CN103094343B

公开(公告)日：2016-12-14

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN106024629A

公开(公告)日：2016-10-12

申请号：CN201610188811.8

申请日：2016-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  后藤贤一

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78 ,  H01L29/36

CPC classification number: H01L29/66477 ,  H01L21/26586 ,  H01L29/36 ,  H01L29/78

Abstract: 本发明提供了晶体管以及用于形成晶体管的方法。该方法包括：在晶体管沟道区域中执行至少一个注入操作，然后在引入进一步的掺杂杂质之前在注入区域上方形成碳化硅/硅复合膜。具有小倾斜角度的晕环注入操作用于在晶体管沟道的边缘处形成高掺杂浓度的区域以缓解短沟道效应。晶体管结构在与栅极介电质的衬底界面处包括降低的掺杂杂质浓度并且在表面下方大约10nm至50nm具有峰值浓度。掺杂分布在晶体管沟道的相对端处具有高掺杂杂质浓度区域。

公开(公告)号：CN113140588B

公开(公告)日：2024-09-13

申请号：CN202110166059.8

申请日：2021-02-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 后藤贤一 ,  林仲德 ,  马礼修

IPC: H10B61/00 ,  H10B63/00

Abstract: 在一些实施例中，本发明涉及存储器件。在一些实施例中，该存储器件包括衬底和互连结构，设置在该衬底上方。该互连结构包括堆叠的互连金属层，设置在堆叠的层间介电(ILD)层内。存储器单元设置在上部互连金属层与中间互连金属层之间。选择晶体管连接至该存储器单元，并设置在该中间互连金属层与下部互连金属层之间。通过将该选择晶体管置于两个互连金属层之间的后端互连结构内，节省了前端空间，并且提供了更大的集成灵活性。在一些实施例中，本发明还涉及制造存储器件的方法。

公开(公告)号：CN113394221A

公开(公告)日：2021-09-14

申请号：CN202110617652.X

申请日：2021-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何彦忠 ,  吴咏捷 ,  游嘉榕 ,  魏惠娴 ,  马礼修 ,  后藤贤一 ,  许秉诚

IPC: H01L27/11504 ,  H01L27/11507 ,  H01L27/11509 ,  H01L27/11514 ,  H01L27/22 ,  H01L27/24

Abstract: 本发明的实施例提供了一种存储器件及其制造方法，所述存储装置包括衬底、设置在衬底上的薄膜晶体管(TFT)；以及设置在所述衬底上并且与所述TFT重叠的存储单元。TFT被配置为有选择地向存储单元供电。

公开(公告)号：CN103367163A

公开(公告)日：2013-10-23

申请号：CN201210337912.9

申请日：2012-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  杨凯杰 ,  吴伟豪 ,  后藤贤一 ,  吴志强 ,  孙元成

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1041 ,  H01L21/26506 ,  H01L21/2658 ,  H01L29/1045 ,  H01L29/1608 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66651 ,  H01L29/7833

Abstract: 在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括通过第一类型掺杂剂掺杂MOSFET器件的沟道区。通过第二类型掺杂剂在衬底中形成源极和漏极。在位于MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。本发明还提供了栅极下方具有选择性掺杂剂去活化的MOSFET。

公开(公告)号：CN102983165A

公开(公告)日：2013-03-20

申请号：CN201210237611.9

申请日：2012-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志强 ,  后藤贤一 ,  谢文兴 ,  何炯煦 ,  王志庆 ,  黄靖方

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/02362 ,  H01L21/02123 ,  H01L21/02293 ,  H01L21/0234 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了用于控制沟道厚度和阻止因小部件而产生变化的系统与方法。一种实施例包括在衬底上形成凸起的鳍状件和在所述鳍状件上方形成覆盖层。所述沟道载流子被重掺杂的鳍状件排斥，但是限制在所述覆盖层内。这形成允许对栅极更大静电控制的薄沟道。本发明还公开了一种控制沟道厚度的FinFET设计。

公开(公告)号：CN109103084A

公开(公告)日：2018-12-28

申请号：CN201711283650.1

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  让-皮埃尔·科林格 ,  后藤贤一 ,  吴志强 ,  林佑明

IPC: H01L21/28 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 在制造全环栅场效应晶体管的方法中，在衬底上方形成沟槽。将纳米管结构布置在沟槽中，每个纳米管结构包括碳纳米管(CNT)，碳纳米管具有包裹在CNT周围的栅极介电层和位于栅极介电层上方的栅电极层。在沟槽中形成锚定层。去除源极/漏极(S/D)区处的锚定层的部分。去除S/D区处的栅电极层和栅极介电层，从而暴露S/D区处的CNT的部分。在CNT的暴露部分上形成S/D电极层。去除栅极区处的锚定层的部分，从而暴露栅极结构的栅电极层的部分。在栅电极层的暴露部分上形成栅极接触层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。

公开(公告)号：CN108231889A

公开(公告)日：2018-06-29

申请号：CN201710950065.6

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  吴忠政 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  后藤贤一 ,  郭大鹏 ,  杨育佳 ,  吴志强 ,  林佑明

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L21/02521 ,  H01L21/02527 ,  H01L21/02568 ,  H01L21/823821 ,  H01L21/8256 ,  H01L27/0886 ,  H01L29/1606 ,  H01L29/24 ,  H01L29/66 ,  H01L29/7851

Abstract: 描述了包括二维(2‑D)材料的半导体结构及其制造方法。通过在诸如鳍式场效应晶体管(FET)的晶体管栅极构架中采用2‑D材料，本发明的半导体结构包括垂直栅极结构并且包含2‑D材料，诸如石墨烯、过渡金属二硫属化物(TMD)或磷烯。本发明的实施例还涉及具有垂直结构的2‑D材料晶体管。