公开(公告)号：CN114908329B

公开(公告)日：2024-03-08

申请号：CN202110172562.4

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  吴昇颖 ,  林明贤

IPC: C23C14/54 ,  C23C14/50 ,  C23C14/35 ,  H01L21/67

公开(公告)号：CN108122839B

公开(公告)日：2022-10-28

申请号：CN201710695218.7

申请日：2017-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  杨超源 ,  曾健庭 ,  萧锦涛 ,  刘如淦 ,  吴伟豪 ,  周雷峻

IPC: H01L21/8232 ,  H01L21/8238 ,  H01L27/092

Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。

公开(公告)号：CN110931484A

公开(公告)日：2020-03-27

申请号：CN201910894197.0

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏焕杰 ,  徐崇威 ,  林志昌 ,  余佳霓 ,  吴伟豪 ,  林佑明 ,  王志豪 ,  江国诚

IPC: H01L27/092 ,  H01L21/8238

Abstract: 半导体装置包括：半导体层。栅极结构位于半导体层上。间隔物位于栅极结构的侧壁上。间隔物的高度大于该栅极结构的高度。衬垫层位于栅极结构与间隔物上。间隔物与衬垫层的材料组成不同。

公开(公告)号：CN110838469A

公开(公告)日：2020-02-25

申请号：CN201910604290.3

申请日：2019-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱龙琨 ,  黄懋霖 ,  吴伟豪

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L21/28 ,  H01L21/336

Abstract: 集成电路结构的制作方法包括：形成栅极沟槽，露出每一鳍状物的部分；以及形成调整临界电压的介电层于鳍状物上的栅极沟槽中。形成调整临界电压的介电层时调整其特性，以达每一鳍状物所用的不同临界电压。方法亦包括形成粘着金属层于调整临界电压的介电层上；以及形成填充金属层于粘着金属层上。填充金属层在鳍状物的上表面具有实质上一致的厚度。

公开(公告)号：CN110021664A

公开(公告)日：2019-07-16

申请号：CN201811446592.4

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  蔡庆威 ,  杨超源 ,  曾健庭 ,  江国诚 ,  刘如淦 ,  吴伟豪 ,  林义雄 ,  张家豪 ,  周雷峻

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。

公开(公告)号：CN106469684A

公开(公告)日：2017-03-01

申请号：CN201510859677.5

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  林群雄 ,  张家豪 ,  游家权 ,  吴伟豪 ,  林义雄 ,  林志昌

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/28 ,  H01L29/417 ,  H01L29/423 ,  H01L23/485

Abstract: 本公开提供一种半导体装置及其形成方法。此半导体装置的形成方法包括形成第一栅极结构于基板上，形成源极/漏极特征于基板中且邻近第一栅极结构，形成介电层于第一栅极结构及源极/漏极特征之上，移除介电层的一部分，以形成暴露出第一栅极结构及源极/漏极特征的第一沟槽，形成第一导电特征结构于第一沟槽中，移除第一栅极结构的第一部分，以形成第二沟槽，以及形成第二导电特征结构于第二沟槽中。

公开(公告)号：CN103094343B

公开(公告)日：2016-12-14

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN110943042B

公开(公告)日：2025-05-13

申请号：CN201910822738.9

申请日：2019-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志昌 ,  吴伟豪 ,  余佳霓 ,  王志豪 ,  江国诚

IPC: H10D84/03

Abstract: 本发明提供一种半导体装置及集成电路的制作方法，在一些例子中，集成电路的制作方法包括接收工件，且工件包括基板与自基板延伸的多个鳍状物，形成第一层于鳍状物的每一者的侧表面上，使第一层界定的沟槽延伸于鳍状物之间，形成切割结构于沟槽中，形成第一栅极结构于鳍状物的第一鳍状物上，并形成第二栅极结构于鳍状物的第二鳍状物上，使切割结构位于第一栅极结构与第二栅极结构之间。

公开(公告)号：CN118762994A

公开(公告)日：2024-10-11

申请号：CN202410760052.2

申请日：2024-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  陈映璁

IPC: H01L21/336 ,  H01L29/78

Abstract: 在实施例中，一种半导体装置的形成方法包括：在基板上方形成多个鳍片，多个鳍片包含：相邻于隔离区的第一半导体鳍片；以及嵌入隔离区中的介电鳍片；在第一半导体鳍片的第一表面、介电鳍片的第二表面、及隔离区的第三表面上方沉积硅层；在硅层上方形成氧化物层；移除氧化物层及硅层的一部分以曝光介电鳍片的第二表面；在氧化物层的剩余部分上方且在多个鳍片之间形成虚设栅极；在第一半导体鳍片中形成第一磊晶区；以及用栅极结构替换虚设栅极。

公开(公告)号：CN110729191B

公开(公告)日：2023-08-29

申请号：CN201811396062.3

申请日：2018-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  吴伟豪 ,  林立德 ,  林斌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/28 ,  H01L27/088

Abstract: 一种方法包括去除伪栅极以在栅极间隔件之间留下沟槽，形成延伸到沟槽中的栅极电介质，在栅极电介质上方沉积金属层，其中，金属层包括延伸到沟槽中的部分，将填充区沉积到沟槽中，其中，金属层具有位于填充区的相对侧上的第一垂直部分和第二垂直部分，回蚀刻金属层，其中，填充区至少比金属层凹进得更少，以及金属层的部分的剩余部分形成栅电极，将介电材料沉积到沟槽中，并且实施平坦化以去除介电材料的多余部分。介电材料的位于沟槽中的部分在栅电极上方形成介电硬掩模的至少部分。本发明的实施例涉及减少金属栅极的回蚀刻中的图案负载。