-
公开(公告)号：CN102064153A
公开(公告)日：2011-05-18
申请号：CN201010524178.8
申请日：2010-10-26
Applicant: 三星电子株式会社
IPC: H01L23/52 , H01L21/768 , H01L25/00 , H01L25/065
CPC classification number: H01L21/76898 , H01L23/481 , H01L24/48 , H01L25/0657 , H01L2224/48091 , H01L2224/4824 , H01L2224/48465 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/0102 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/10253 , H01L2924/3025 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件及其制造方法。所述制造半导体器件的方法包括：准备具有第一表面和背对第一表面的第二表面的基底，在第二表面上形成第一绝缘层，在第一绝缘层上形成牺牲层，形成穿过基底并从第一表面延伸到牺牲层的一部分中的开口，在开口的内壁上形成第二绝缘层，形成填充开口的插塞，去除牺牲层以通过第二表面暴露插塞的下部。
-
公开(公告)号：CN101312172A
公开(公告)日：2008-11-26
申请号：CN200810098529.6
申请日：2008-05-22
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/28 , H01L23/29 , H01L23/31 , H01L25/00 , H01L25/065
CPC classification number: H01L23/3128 , H01L23/5389 , H01L24/24 , H01L25/105 , H01L2224/24226 , H01L2224/32225 , H01L2224/73267 , H01L2224/82039 , H01L2224/82047 , H01L2224/92244 , H01L2225/1035 , H01L2225/1058 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01038 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011 , H01L2924/351 , H01L2924/00
Abstract: 所提供的是一种具有增强的接点可靠性的半导体封装及其制作方法。该方法包括：形成包括封装单元，该封装单元包括插入在底层与顶层之间的半导体芯片；以及，在衬底上顺序堆叠所述封装单元。所述底层和所述顶层由具有比半导体芯片模量低的模量的材料形成。所述半导体封装包括：布置在衬底上的至少一个封装单元，所述封装单元包括：具有焊盘的半导体芯片、基本包围所述半导体芯片的底层和顶层、以及覆盖在所述顶层上的再分布结构。所述再分布结构电连接到所述焊盘。
-
公开(公告)号：CN1822340A
公开(公告)日：2006-08-23
申请号：CN200610003647.5
申请日：2006-01-09
Applicant: 三星电子株式会社
CPC classification number: H01L23/49582 , H01L21/4835 , H01L2924/00014 , H01L2924/0002 , H01L2224/45099 , H01L2924/00
Abstract: 公开了半导体芯片封装设备和方法的示例实施例。该封装设备包括：电镀单元，执行导电电镀工艺以在半导体芯片封装的外部端子上形成导电电镀层；以及回流单元，熔化所述导电电镀层。所述电镀单元和回流单元可以设置成单一生产线。这样就有可能有效地抑制在外部端子的电镀层上生长金属须并确保经济效率，减少成本以及允许批量生产。
-
公开(公告)号：CN109842410A
公开(公告)日：2019-06-04
申请号：CN201811424661.1
申请日：2018-11-27
Applicant: 三星电子株式会社
Abstract: 一种分频器可以包括：核心电路，包括第一触发器环路和第二触发器环路，其中，第一触发器环路和第二触发器环路中的每一个对通过触发器的控制端接收的时钟信号的频率进行分频，其中，核心电路被配置为：基于第一触发器环路输出的第一信号和第二触发器环路输出的第二信号输出分频信号，第一信号和第二信号具有相同的分频比和不同的相位，并且通过第一触发器环路和第二触发器环路中的每一个的输入端反馈分频信号；占空比校正电路，接收分频信号并输出通过校正分频信号的占空比而生成的差分输出信号；以及输出电路，输出第一输出信号和第二输出信号，第一输出信号是从差分输出信号放大的信号，第二输出信号是第一输出信号的正交信号。
-
公开(公告)号：CN102064153B
公开(公告)日：2015-07-01
申请号：CN201010524178.8
申请日：2010-10-26
Applicant: 三星电子株式会社
IPC: H01L23/52 , H01L21/768 , H01L25/00 , H01L25/065
CPC classification number: H01L21/76898 , H01L23/481 , H01L24/48 , H01L25/0657 , H01L2224/48091 , H01L2224/4824 , H01L2224/48465 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/0102 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/10253 , H01L2924/3025 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件及其制造方法。所述制造半导体器件的方法包括：准备具有第一表面和背对第一表面的第二表面的基底，在第二表面上形成第一绝缘层，在第一绝缘层上形成牺牲层，形成穿过基底并从第一表面延伸到牺牲层的一部分中的开口，在开口的内壁上形成第二绝缘层，形成填充开口的插塞，去除牺牲层以通过第二表面暴露插塞的下部。
-
Patent Agency Ranking
公开(公告)号：CN100355063C
公开(公告)日：2007-12-12
申请号：CN99100256.3
申请日：1999-01-25
Applicant: 三星电子株式会社
CPC classification number: H01L24/94 , H01L23/3114 , H01L23/562 , H01L24/11 , H01L24/12 , H01L29/0657 , H01L2224/0231 , H01L2224/0401 , H01L2224/05124 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05647 , H01L2224/10126 , H01L2224/1132 , H01L2224/11334 , H01L2224/1147 , H01L2224/13022 , H01L2224/131 , H01L2224/16 , H01L2224/274 , H01L2924/00013 , H01L2924/01004 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/014 , H01L2924/10157 , H01L2924/10158 , H01L2924/12044 , H01L2924/14 , H01L2224/13099 , H01L2924/00014 , H01L2924/013
Abstract: 根据本发明，芯片尺寸封装CSP以晶片级制造。CSP包括芯片、用于再分布芯片的芯片焊盘的导电层、一个或两个绝缘层以及通过导电层与相应芯片焊盘相连并为CSP的端子的多个凸起。此外，为改善CSP的可靠性，提供了加强层、边缘保护层和芯片保护层。加强层吸收当CSP安装在线路板上并被长期使用时作用于凸起的应力，并延长凸起及CSP的寿命。边缘保护层和芯片保护层防止外力损坏CSP。在半导体晶片上形成所有构成CSP的元件之后，锯切半导体晶片，得到单个CSP。
-
-
公开(公告)号：CN102354519B
公开(公告)日：2016-03-02
申请号：CN201110219876.1
申请日：2011-05-25
Applicant: 三星电子株式会社
IPC: G11C5/00 , H01L23/495
CPC classification number: H01L23/481 , G11C5/06 , G11C8/18 , H01L22/32 , H01L24/05 , H01L24/16 , H01L24/17 , H01L24/73 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/05009 , H01L2224/0557 , H01L2224/05572 , H01L2224/16145 , H01L2224/16146 , H01L2224/17051 , H01L2224/17515 , H01L2224/73204 , H01L2224/94 , H01L2225/06513 , H01L2225/06544 , H01L2225/06596 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01055 , H01L2924/014 , H01L2924/10329 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2224/05552 , H01L2924/00
Abstract: 一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。
-
公开(公告)号：CN102074511A
公开(公告)日：2011-05-25
申请号：CN201010556867.7
申请日：2010-11-12
Applicant: 三星电子株式会社
IPC: H01L23/00 , H01L23/488 , H01L21/60
CPC classification number: H05K3/323 , H01L24/13 , H01L24/81 , H01L24/83 , H01L24/91 , H01L2224/13155 , H01L2224/13157 , H01L2224/1316 , H01L2224/1318 , H01L2224/16225 , H01L2224/2929 , H01L2224/2939 , H01L2224/29444 , H01L2224/29455 , H01L2224/29457 , H01L2224/2946 , H01L2224/2948 , H01L2224/2949 , H01L2224/2989 , H01L2224/32225 , H01L2224/73204 , H01L2224/81903 , H01L2224/83851 , H01L2224/9211 , H01L2924/01006 , H01L2924/01027 , H01L2924/01033 , H01L2924/01042 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/0781 , H01L2924/07811 , H01L2924/15311 , H05K2201/083 , H05K2201/10674 , H05K2203/104 , H01L2924/00 , H01L2924/00014
Abstract: 本发明提供了一种倒装芯片封装件和一种制造倒装芯片封装件的方法。所述倒装芯片封装件可以包括半导体芯片、封装件基底、导电磁性凸起和各向异性导电构件。所述半导体芯片可以具有第一焊盘。所述封装件基底可以具有面对所述第一焊盘的第二焊盘。所述导电磁性凸起可以设置在所述半导体芯片和所述封装件基底之间，以产生磁力。所述各向异性导电构件可以布置在所述半导体芯片和所述封装件基底之间。所述各向异性导电构件可以具有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性凸起，以将所述第一焊盘与所述第二焊盘电连接。预定数量的导电磁性颗粒可以位于所述导电磁性凸起和所述焊盘之间，从而可以提高焊盘之间的电连接可靠性。
-
公开(公告)号：CN101859716A
公开(公告)日：2010-10-13
申请号：CN201010160042.3
申请日：2010-04-01
Applicant: 三星电子株式会社
IPC: H01L21/60 , H01L23/485 , H01L25/00 , H01L25/18
CPC classification number: H01L24/73 , H01L21/76898 , H01L24/03 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L25/18 , H01L2224/02166 , H01L2224/02372 , H01L2224/0392 , H01L2224/0401 , H01L2224/05548 , H01L2224/0557 , H01L2224/0603 , H01L2224/06505 , H01L2224/13009 , H01L2224/1403 , H01L2224/14505 , H01L2224/16145 , H01L2224/17051 , H01L2224/17505 , H01L2224/32225 , H01L2224/48091 , H01L2224/48105 , H01L2224/48227 , H01L2224/73207 , H01L2224/73257 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/05042 , H01L2924/07802 , H01L2924/10253 , H01L2924/14 , H01L2924/30105 , H01L2924/00 , H01L2224/32145 , H01L2224/48145 , H01L2924/00012 , H01L2924/00014 , H01L2224/05552
Abstract: 本发明的实施例提供了一种半导体装置及其制造方法以及包括该半导体装置的系统。在该方法中，将包括焊盘的基底的一部分去除以形成通孔。在基底上形成绝缘层。将绝缘层的一部分去除以形成开口部分，所述开口部分包括暴露焊盘的多个部分的多个开口。使通电极形成为填充通孔并通过多个开口中的一个开口电连接到焊盘。通过多个开口中的另一开口暴露焊盘的一部分。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.03 seconds)
