公开(公告)号：CN102354519B

公开(公告)日：2016-03-02

申请号：CN201110219876.1

申请日：2011-05-25

Applicant: 三星电子株式会社

Inventor： 姜郁成 ,  张东铉 ,  张星珍 ,  李勋 ,  金镇护 ,  金南锡 ,  文炳植 ,  李于东

IPC: G11C5/00 ,  H01L23/495

CPC classification number: H01L23/481 ,  G11C5/06 ,  G11C8/18 ,  H01L22/32 ,  H01L24/05 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/17051 ,  H01L2224/17515 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01055 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。

公开(公告)号：CN103295640A

公开(公告)日：2013-09-11

申请号：CN201310060187.X

申请日：2013-02-26

Applicant: 三星电子株式会社

Inventor： 金正谦 ,  玄锡勋 ,  崔桢焕 ,  张星珍

IPC: G11C17/16 ,  G11C17/18

CPC classification number: G11C17/18 ,  G11C5/04 ,  G11C11/40 ,  G11C17/16 ,  G11C29/04 ,  G11C29/44 ,  G11C29/76 ,  G11C29/78 ,  G11C29/789 ,  G11C2029/4402

Abstract: 一种能够挽救封装之后出现的缺陷特性的存储器件包括：包括多个存储单元的存储单元阵列和包括至少一个反熔丝的反熔丝电路单元。反熔丝电路单元在所述至少一个反熔丝中存储存储单元阵列的缺陷单元地址，并将该缺陷单元地址读到外部源。反熔丝电路单元在所述至少一个反熔丝中存储缺陷特性码，其中缺陷特性码与该存储器件的时间参数配置、刷新配置、输入/输出（I/O）触发电压配置和数据训练配置的至少一者有关，并向外部源输出该缺陷特性码。

公开(公告)号：CN102148053A

公开(公告)日：2011-08-10

申请号：CN201110035035.5

申请日：2011-02-09

Applicant: 三星电子株式会社

Inventor： 李哲宇 ,  张星珍 ,  郭镇锡 ,  高兑荣 ,  金正烈 ,  金尚玧 ,  朴祥均 ,  李祯培

IPC: G11C7/12 ,  G11C7/06

CPC classification number: G11C5/063 ,  G11C7/062 ,  G11C7/065 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4097 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10885 ,  H01L27/10897 ,  Y10T29/41

Abstract: 一种具有开放式位线存储器结构的半导体存储器件，从中去除了边缘伪存储块，该半导体存储器件包括：存储块；包括第一感测放大器的边缘感测放大块，该第一感测放大器具有第一位线、第一互补位线、以及第一放大电路，该第一放大电路包括具有第一尺寸的第一晶体管；包括第二感测放大器的中央感测放大块，该第二感测放大器具有第二位线、第二互补位线、以及第二放大电路，该第二放大电路包括第二晶体管，该第二晶体管具有不同于第一尺寸的第二尺寸；以及电容器块，其电连接到该边缘感测放大块。

公开(公告)号：CN1747065A

公开(公告)日：2006-03-15

申请号：CN200510091765.1

申请日：2005-08-17

Applicant: 三星电子株式会社

Inventor： 张星珍

IPC: G11C11/407 ,  G11C11/417 ,  G11C7/00 ,  H03K19/00

CPC classification number: G05F3/02 ,  G11C5/147

Abstract: 用于生成参考电压的电路包括布置在芯片之外的第一参考电压生成电路和布置在芯片之内的第二参考电压生成电路。第一和第二参考电压生成电路分别向第一和第二输出端输出第一和第二参考电压。第二参考电压生成电路包括至少一个上拉电阻器和至少一个下拉电阻器。上拉电阻器耦接在与内部电源电压耦接的第一节点和第二输出端之间。下拉电阻器耦接在第二节点与第二输出端之间，其中，在第二节点的电压比在第一节点的电压相对低。从第一输出端与第二输出端耦接的节点输出第三参考电压。

公开(公告)号：CN1577609A

公开(公告)日：2005-02-09

申请号：CN200410062951.8

申请日：2004-07-05

Applicant: 三星电子株式会社

Inventor： 张星珍

IPC: G11C7/10

CPC classification number: G11C7/1006 ,  G11C7/1045 ,  G11C7/1075

Abstract: 本发明公开了一种存储系统和一种对于存储装置写入以及读出数据的方法，选择性地在采用数据反向的单DQS模式下和在双DQS模式下操作。该装置和方法采用数据选通模式改变装置，在第一数据选通模式和第二数据选通模式之间，选择性地改变存储装置的操作。

公开(公告)号：CN100568384C

公开(公告)日：2009-12-09

申请号：CN200410102358.1

申请日：2004-09-24

Applicant: 三星电子株式会社

Inventor： 朴旼相 ,  李姷林 ,  张星珍

IPC: G11C11/4063 ,  G11C8/08

CPC classification number: G11C8/12

Abstract: 一种用于激活基于提供给存储器的行地址而选择的半导体存储器的字线段的方法，包括：激活由行地址和命令类型选择的第一字线段；以及避免激活由行地址选择的第二字线段。还公开了相关器件。

公开(公告)号：CN100505091C

公开(公告)日：2009-06-24

申请号：CN03105434.X

申请日：2003-02-20

Applicant: 三星电子株式会社

Inventor： 张星珍 ,  郭镇锡

IPC: G11C11/34 ,  G11C11/4063 ,  G11C7/00

CPC classification number: G11C7/1087 ,  G06F13/1689 ,  G11C7/1078 ,  G11C2207/107

Abstract: 披露了一种半导体存储器系统，一种存储器控制电路和一种半导体存储器器件。所述系统包括用于生成彼此同步的数据选通信号和数据加载信号的存储器控制电路。所述存储器电路可以是一SDRAM存储器电路，接收数据选通信号和数据加载信号，并且响应这两个同步的信号写入数据。由于信号同步而消除了因不同信号域造成的时序变化所引入的参数。结果，系统的高频运行状况大大改善。

公开(公告)号：CN100405327C

公开(公告)日：2008-07-23

申请号：CN200510113828.9

申请日：2005-10-19

Applicant: 三星电子株式会社

Inventor： 朴光一 ,  张星珍 ,  宋镐永

IPC: G06F12/00 ,  G11C7/00

CPC classification number: G11C7/1051 ,  G11C7/1066 ,  G11C2207/2254

Abstract: 一种输出数据选通信号生成方法和存储器系统，其包括多个半导体存储器设备；和用于控制半导体存储器设备的存储器控制器，其中，存储器控制器向半导体存储器设备提供命令信号和片选信号。一个或多个半导体存储器设备可以响应命令信号和片选信号而检测读命令和伪读命令，并且根据所计算的前同步周期数来生成一个或多个前同步信号。

公开(公告)号：CN101097777A

公开(公告)日：2008-01-02

申请号：CN200710128898.0

申请日：2007-03-08

Applicant: 三星电子株式会社

Inventor： 金敬镐 ,  张星珍 ,  金正烈 ,  金成勋

IPC: G11C11/409

CPC classification number: G11C7/1039 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1078 ,  G11C7/22 ,  G11C8/18 ,  G11C11/4076 ,  G11C11/4087 ,  G11C11/4096

Abstract: 输入等待时间控制电路、半导体存储设备及方法。半导体存储设备包括：时钟缓冲器，基于外部时钟信号产生内部时钟信号；命令解码器，解码外部命令信号以产生写命令信号；输入等待时间控制电路，基于内部时钟信号、写命令信号和写等待时间信号以流水线模式选通地址信号，产生列地址信号和存储体地址信号。输入等待时间控制电路包括主电路，基于内部时钟信号、写命令信号和写等待时间信号产生列控制信号和第一写地址控制信号；至少一个列从电路，根据列控制信号、及第一、二写地址控制信号中的一个，以流水线模式选通第一地址信号，产生列地址信号；及至少一个存储体从电路，根据列控制信号、第一、二写地址控制信号中的一个，以流水线模式选通第二地址信号，产生存储体地址信号。

公开(公告)号：CN101026006A

公开(公告)日：2007-08-29

申请号：CN200610064485.6

申请日：2006-11-20

Applicant: 三星电子株式会社

Inventor： 金正烈 ,  张星珍 ,  金敬镐 ,  方参荣 ,  吴廉

IPC: G11C11/4063 ,  G11C11/4076 ,  G11C11/409

Abstract: 提供了一种等待时间控制电路及其方法和自动预充电控制电路及其方法。范例的等待时间控制电路可以包括：基于参考信号和内部时钟信号来激活至少一个主信号的主单元；和接收该至少一个主信号的多个从单元，多个从单元中的每一个接收多个信号并且至少部分地基于接收到的多个信号中的一个来输出一输出信号。范例的自动预充电控制电路可以包括：响应于内部时钟信号和写自动预充电命令信号而产生多个第一预充电命令延迟信号的预充电命令延迟单元，输出延迟的存储体地址信号的至少一个存储体地址延迟单元，以及基于延迟的存储体地址信号而向存储体输出预充电主信号的预充电主信号发生器。