公开(公告)号：CN102354519B

公开(公告)日：2016-03-02

申请号：CN201110219876.1

申请日：2011-05-25

Applicant: 三星电子株式会社

Inventor： 姜郁成 ,  张东铉 ,  张星珍 ,  李勋 ,  金镇护 ,  金南锡 ,  文炳植 ,  李于东

IPC: G11C5/00 ,  H01L23/495

CPC classification number: H01L23/481 ,  G11C5/06 ,  G11C8/18 ,  H01L22/32 ,  H01L24/05 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/17051 ,  H01L2224/17515 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01055 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。

公开(公告)号：CN101859716A

公开(公告)日：2010-10-13

申请号：CN201010160042.3

申请日：2010-04-01

Applicant: 三星电子株式会社

Inventor： 张东铉 ,  李仁荣 ,  金南锡

IPC: H01L21/60 ,  H01L23/485 ,  H01L25/00 ,  H01L25/18

CPC classification number: H01L24/73 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/18 ,  H01L2224/02166 ,  H01L2224/02372 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/0557 ,  H01L2224/0603 ,  H01L2224/06505 ,  H01L2224/13009 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16145 ,  H01L2224/17051 ,  H01L2224/17505 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2224/48145 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2224/05552

Abstract: 本发明的实施例提供了一种半导体装置及其制造方法以及包括该半导体装置的系统。在该方法中，将包括焊盘的基底的一部分去除以形成通孔。在基底上形成绝缘层。将绝缘层的一部分去除以形成开口部分，所述开口部分包括暴露焊盘的多个部分的多个开口。使通电极形成为填充通孔并通过多个开口中的一个开口电连接到焊盘。通过多个开口中的另一开口暴露焊盘的一部分。

公开(公告)号：CN1738017A

公开(公告)日：2006-02-22

申请号：CN200510092056.5

申请日：2005-08-16

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  沈成珉 ,  张东铉 ,  朴明洵 ,  宋永僖

IPC: H01L21/60 ,  H01L21/28 ,  H01L23/485

CPC classification number: H05K3/3436 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05655 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16195 ,  H05K3/0023 ,  H05K2201/10977 ,  Y02P70/613 ,  Y10T29/49149 ,  H01L2224/05552 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 本发明涉及集成电路(IC)芯片和封装。在半导体器件的制造中，沉积感光层从而以该感光层覆盖电极的暴露部分。该感光层然后经历光刻工艺从而部分地去除该感光层的覆盖该电极的部分。该电极可以是球电极或凸点电极，该半导体器件可以包含在晶片级封装(WLP)或倒装芯片封装中。

公开(公告)号：CN1624919A

公开(公告)日：2005-06-08

申请号：CN200410078584.0

申请日：2004-09-15

Applicant: 三星电子株式会社

Inventor： 白承德 ,  张东铉 ,  金玖星 ,  李康旭 ,  郑载植

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L21/768 ,  H01L21/82 ,  H01L23/50 ,  H01L25/04 ,  H01L25/18 ,  H01L27/02 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种电子模块，包括一个单片微电子基板，该基板包括至少一个集成电路管芯，例如，多个未分开的存储器管芯或不同类型的集成电路管芯的混合体。所述单片基板还包括一个重分布机构，该重分布结构设置在至少一个集成电路管芯上并且提供了与所述至少一个集成电路管芯相连的连接器接触件。例如，所述连接器接触件可以构为一个用于所述模块的边缘连接器接触件的形式。所述重分布结构可以构成为提供与所述至少一个集成电路管芯电连接的无源电子器件的形式，和/或所述重分布结构可以包括至少一个构成为与安装在所述基板上的电子器件的接触盘实现电连接的形式的导电层，其中所述无源器件可以是，例如，电感、电容和/或电阻。还论述了电子模块的制造方法。

公开(公告)号：CN102074497B

公开(公告)日：2014-12-31

申请号：CN201010525017.0

申请日：2010-10-27

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  李仁荣 ,  李镐珍 ,  张东铉

IPC: H01L21/768 ,  H01L21/98 ,  H01L23/535

CPC classification number: H01L24/11 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/11902 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/9201 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/10329 ,  H01L2224/05552

Abstract: 本发明公开了一种半导体芯片和晶片堆叠封装件的制造方法，所述半导体芯片的制造方法包括以下步骤：在基底的前表面中形成第一通孔；利用第一导电材料在第一通孔中形成第一导电塞，第一导电塞包括在基底中的第一部分和从基底突出的第二部分；利用第二导电材料在第一导电塞的上表面上形成第二导电塞，第二导电塞的横截面面积小于第一导电塞；对基底的后表面进行背部减薄；在基底的经过背部减薄的后表面中形成第二通孔，第二通孔与第一通孔对准。

公开(公告)号：CN101252121A

公开(公告)日：2008-08-27

申请号：CN200710169121.9

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  张东铉 ,  郑泰敬 ,  金南锡 ,  柳承官

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/48

CPC classification number: H01L24/19 ,  H01L23/13 ,  H01L24/24 ,  H01L24/82 ,  H01L2221/68377 ,  H01L2224/04105 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/18 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15156 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/18165 ,  H01L2924/30105 ,  H01L2924/3512 ,  H01L2224/05599

Abstract: 提供了一种堆叠封装及其制造方法。堆叠封装包括在其中插入具有键合衬垫的半导体芯片的至少一个或多个插入器，由于半导体芯片与半导体芯片插入的空腔之间的面积差而形成的互连端子槽，以及在互连端子槽中形成与键合衬垫连接的互连端子。在堆叠封装中，插入器彼此堆叠，并且互连端子相互连接，以使得一个或多个半导体芯片彼此堆叠并电连接。

公开(公告)号：CN101236941A

公开(公告)日：2008-08-06

申请号：CN200810009418.3

申请日：2008-02-01

Applicant: 三星电子株式会社

Inventor： 郑载植 ,  沈成珉 ,  崔熺国 ,  张东铉

IPC: H01L23/485 ,  H01L23/522 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/525 ,  H01L21/7682 ,  H01L23/3114 ,  H01L23/5222 ,  H01L24/06 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/02311 ,  H01L2224/0236 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06136 ,  H01L2224/11901 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种半导体装置及其制造方法。根据一些实施例，半导体装置包括形成在半导体结构上的下部结构。下部结构具有芯片焊盘。半导体装置还包括位于芯片焊盘上方的钝化层。钝化层包括限定在其中的第一开口以暴露芯片焊盘的至少部分。半导体装置还包括相互分隔开并位于钝化层上方的至少两条相邻的再分布线。所述至少两条相邻的再分布线通过对应的第一开口分别连接到芯片焊盘。半导体装置包括位于钝化层上方的第一绝缘层。第一绝缘层包括在所述至少两条相邻的再分布线之间延伸的孔穴。

公开(公告)号：CN1996565A

公开(公告)日：2007-07-11

申请号：CN200710001527.6

申请日：2007-01-04

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  李镐珍 ,  张东铉 ,  李东镐

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/274 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01079 ,  H01L2924/01087

Abstract: 本发明提供了一种具有应力消除分隔件的半导体器件封装和一种制造该半导体器件封装的方法，在该半导体器件封装中，从芯片的本体延伸的金属互连指状物提供芯片互连。金属指状物通过应力消除分隔件与芯片的本体隔离。在一个示例中，这种隔离采取空气间隙的形式。在另一示例中，这种隔离采取弹性体材料的形式。在任一种情况下，避免了金属互连指状物和芯片的本体之间的热膨胀系数的不匹配，从而减轻了与裂纹和剥离相关的问题，并使得器件产量和器件可靠性提高。

公开(公告)号：CN102479771B

公开(公告)日：2016-03-30

申请号：CN201110396465.X

申请日：2011-11-29

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  赵泰济 ,  张东铉 ,  宋昊建 ,  郑世泳 ,  姜芸炳 ,  尹玟升

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L23/49844 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/525 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/05009 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2924/15311

Abstract: 本发明提供一种半导体装置及其制造方法和半导体封装件。在一个实施例中，一种半导体装置包括具有第一表面和与第一表面相对的第二表面的半导体基底。第二表面限定再分布槽。基底具有延伸通过基底的通孔。半导体装置还包括设置在通孔中的通孔件。通孔件可以包括顺序形成在通孔的内壁上的通孔绝缘层、阻挡层。通孔件还可以包括与阻挡层相邻的导电连接件。半导体装置另外包括形成在基底的第二表面上的绝缘层图案。绝缘层图案限定暴露通孔件的顶表面的一定区域的开口。半导体装置包括设置在槽中并电连接到通孔件的再分布层。绝缘层图案与导电连接件的一定区域叠置。

公开(公告)号：CN102446863A

公开(公告)日：2012-05-09

申请号：CN201110306691.4

申请日：2011-10-08

Applicant: 三星电子株式会社

Inventor： 李泽勋 ,  金沅槿 ,  张东铉 ,  宋昊建 ,  任成晙

IPC: H01L21/98 ,  H01L21/56 ,  H01L25/00 ,  H01L25/065 ,  H01L23/31

CPC classification number: H01L23/49811 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/291 ,  H01L23/3121 ,  H01L23/481 ,  H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/02372 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/83104 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/1811 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体封装件及其制造方法。一种形成具有大容量和减小或最小化的体积的半导体封装件的方法包括以下步骤：利用粘结层将半导体基底附接在支撑基底上，其中，半导体基底包括多个第一半导体芯片和芯片切割区域；在多个第一半导体芯片中的第一个和第二个之间形成具有第一切口宽度的第一切割凹槽，从而将半导体基底分成多个第一半导体芯片；将分别与第一半导体芯片对应的多个第二半导体芯片附接到多个第一半导体芯片；形成模塑层以填充第一切割凹槽；在模塑层中形成具有比第一切口宽度小的第二切口宽度的第二切割凹槽，以将模塑层分成覆盖多个第一半导体芯片中的一个和多个第二半导体芯片中的相应的一个的各个模塑层。