-
公开(公告)号：CN113113492A
公开(公告)日：2021-07-13
申请号：CN202110095864.6
申请日：2021-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L29/423 , H01L21/336
Abstract: 本发明实施例提供一种半导体装置。半导体装置包括半导体鳍片以及栅极结构，半导体鳍片形成于基板上；栅极结构位于半导体鳍片的通道区域之上，上述栅极结构包括栅极介电层及栅极电极，其中上述栅极介电层包括底部分及侧部分，且上述栅极电极与上述栅极介电层的侧部分通过第一气隙而分开。
-
公开(公告)号：CN113113296A
公开(公告)日：2021-07-13
申请号：CN202110198205.5
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 半导体装置的制造方法包括于多个鳍片之上形成虚置栅极。接着，移除虚置栅极的第一部分以形成第一沟槽，第一沟槽露出第一混合鳍片以及第二混合鳍片的第一部分。半导体装置的制造方法还包括以第一介电材料填充第一沟槽，第一介电材料设置于第一混合鳍片以及第二混合鳍片的第一部分之上。接着，移除虚置栅极的第二部分以形成第二沟槽，且以金属层填充第二沟槽。半导体装置的制造方法还包括回蚀刻金属层，其中在回蚀刻金属层的步骤之后，金属层的第一顶表面定义出第一平面，第二混合鳍片的第二部分的第二顶表面定义出第二平面，且第一平面设置于第二平面下方。
-
公开(公告)号：CN112750823A
公开(公告)日：2021-05-04
申请号：CN202011195363.7
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开关于一种包括布置在基板上方的第一、第二和第三纳米片场效晶体管(NSFET)的集成电路芯片。第一NSFET有第一临界电压且包括嵌入在第一栅极电极层中的第一纳米片通道结构。第一纳米片通道结构从第一源极/漏极区延伸到第二源极/漏极区。第二NSFET有第二临界电压且包括嵌入在第二栅极电极层中的第二纳米片通道结构。第二纳米片通道结构从第三源极/漏极区延伸到第四源极/漏极区。第三NSFET有第三临界电压且包括嵌入在第三栅极电极层中的第三纳米片通道结构。第三纳米片通道结构从第五源极/漏极区延伸到第六源极/漏极区。
-
公开(公告)号：CN112750822A
公开(公告)日：2021-05-04
申请号：CN202011195344.4
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 提供一种半导体元件结构及其形成方法。半导体元件结构包括于基底上的半导体鳍片，以及悬置于半导体鳍片上的多个半导体纳米结构。半导体元件结构也包括延伸跨越半导体鳍片的栅极堆叠，且栅极堆叠包绕每个半导体纳米结构。半导体元件结构还包括包夹半导体纳米结构的第一外延结构和第二外延结构。第一外延结构和第二外延结构的每一个延伸超过半导体鳍片的顶面。此外，半导体元件结构包括于半导体鳍片和栅极堆叠之间的隔离结构。隔离结构更延伸超过第一外延结构的两侧侧壁。
-
公开(公告)号：CN112750816A
公开(公告)日：2021-05-04
申请号：CN202010842050.X
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体装置，包括鳍部，突出于半导体基底；栅极结构位于鳍部上；第一介电层位于栅极结构上且包括第一介电材料；栅极间隔件沿着栅极结构的侧壁及沿着第一介电层的侧壁，栅极间隔件的上表面比栅极结构的上表面更远离半导体基底；蚀刻停止层沿着栅极间隔件，蚀刻停止层的上表面比栅极间隔件的上表面更靠近半导体基底；源极/漏极接触电极相邻于蚀刻停止层；第二介电层位于源极/漏极接触电极上且包括第二介电材料，其中第二介电层延伸于蚀刻停止层的上表面上；第三介电层位于第二介电层上，且包括第三介电材料，其中三介电材料具有不同于第二介电材料的组成，且其中第三介电层延伸于栅极间隔件的上表面上。
-
Patent Agency Ranking
公开(公告)号：CN112599477A
公开(公告)日：2021-04-02
申请号：CN202010840155.1
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/06 , H01L29/423
Abstract: 一种半导体结构的制造方法，包括：沉积第一导电材料于第一型及第二型的通道堆叠上，第一导电材料具有第一功函数且形成于第一型及第二型的通道堆叠两者的多个膜层之间。该方法还包括从第二型通道堆叠局部去除第一导电材料，使第一导电材料余留于第一型及第二型的通道堆叠两者的多个膜层之间，以及自第二型通道堆叠中完全去除第一导电材料。该方法还包括沉积第二导电材料于第一型及第二型通道堆叠两者上，使第二导电材料覆盖第一型通道堆叠与位于第一导电层的多个膜层之间的第一导电材料。第二导电材料具有不同于第一功函数的第二功函数。
-
公开(公告)号：CN112582409A
公开(公告)日：2021-03-30
申请号：CN202010189923.1
申请日：2020-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/088 , H01L21/8238 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 此处提供半导体装置结构的形成方法。方法包括：形成第一栅极堆叠与第二栅极堆叠于基板上。基板具有基底以及基底上的第一鳍状结构与第二鳍状结构，且第二鳍状结构比第一鳍状结构宽。方法包括部分地移除第一栅极堆叠未覆盖的第一鳍状结构与第二栅极堆叠未覆盖的第二鳍状结构。方法包括形成内侧间隔物层于第一栅极堆叠未覆盖的第一鳍状结构上。方法包括分别形成第一应力源与第二应力源于内侧间隔物层上与第二栅极堆叠未覆盖的第二鳍状结构上。
-
公开(公告)号：CN112447600A
公开(公告)日：2021-03-05
申请号：CN202010843263.4
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 公开半导体装置与其形成方法。例示性的方法包括形成第一堆叠结构与第二堆叠结构于基板上的第一区中，其中堆叠结构各自包括彼此分开且沿着一般垂直于基板的上表面的方向向上堆叠的多个半导体层；沉积第一界面层，以围绕堆叠结构的每一半导体层；沉积栅极介电层，以围绕第一界面层；形成偶极氧化物层，以围绕栅极介电层；移除围绕第二堆叠结构的栅极介电层的偶极氧化物层；进行退火工艺，以形成第一堆叠结构所用的偶极的栅极介电层，以及第二堆叠结构所用的不具偶极的栅极介电层；以及沉积第一栅极，以围绕第一堆叠结构的偶极的栅极介电层与第二堆叠结构的不具偶极的栅极介电层。
-
公开(公告)号：CN112018180A
公开(公告)日：2020-12-01
申请号：CN202010128887.8
申请日：2020-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体装置结构，包括具有鳍结构的基底，鳍结构包括负电容(negative capacitance,NC)材料。半导体装置结构也包括栅极电极层、栅极介电结构、源极特征部件以及漏极特征部件。栅极介电结构覆盖鳍结构的上表面及两相对的侧壁表面。栅极电极层形成于栅极介电结构上方。源极特征部件及漏极特征部件形成于鳍结构内且自鳍结构突出，并经由栅极电极层而彼此分开。
-
公开(公告)号：CN111244159A
公开(公告)日：2020-06-05
申请号：CN201911192138.5
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/762 , H01L21/336 , H01L21/28
Abstract: 本发明提供了半导体结构，包括半导体衬底、位于半导体衬底上方的绝缘体鳍，从截面图看，该绝缘体鳍具有与半导体衬底的顶面垂直的主尺寸，以及沿着主尺寸覆盖绝缘体鳍的半导体覆盖层。本发明中也公开了用于制造半导体结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
554
records
(took 0.05 seconds)
