-
公开(公告)号：CN118280839A
公开(公告)日：2024-07-02
申请号：CN202410262143.3
申请日：2024-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 根据本申请的一些实施例，公开了一种半导体器件和制造该半导体器件的方法。该方法包括：在衬底上形成多晶硅结构，在多晶硅结构上沉积第一间隔件层，在第一间隔件层上沉积第二间隔件层，在衬底上形成S/D区，去除第二间隔件层，在第一间隔件层上和S/D区上沉积第三间隔件层，在第三间隔件层上沉积ESL，在蚀刻停止层上沉积ILD层，并且用围绕纳米结构层的栅极结构替换多晶硅结构。
-
公开(公告)号：CN113540245A
公开(公告)日：2021-10-22
申请号：CN202110550490.2
申请日：2021-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提出一种半导体装置结构及其形成方法。半导体装置结构包括基板，具有基部及鳍状物位于基部之上；栅极堆叠，位于鳍状物的顶部之上；第一纳米结构，位于鳍状物之上，且通过栅极堆叠；第二纳米结构，位于第一纳米结构之上，且通过栅极堆叠，栅极堆叠具有第一部分及第二部分，第一部分位于第一纳米结构及鳍状物之间，且第二部分位于第一纳米结构及第二纳米结构之间；应力源结构，位于鳍状物之上，且连接至第一纳米结构及第二纳米结构；第一内间隔物，位于第一部分及应力源结构之间；以及第二内间隔物，位于第二部分及应力源结构之间，第一内间隔物比第二内间隔物宽。
-
公开(公告)号：CN113113492A
公开(公告)日：2021-07-13
申请号：CN202110095864.6
申请日：2021-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L29/423 , H01L21/336
Abstract: 本发明实施例提供一种半导体装置。半导体装置包括半导体鳍片以及栅极结构，半导体鳍片形成于基板上；栅极结构位于半导体鳍片的通道区域之上，上述栅极结构包括栅极介电层及栅极电极，其中上述栅极介电层包括底部分及侧部分，且上述栅极电极与上述栅极介电层的侧部分通过第一气隙而分开。
-
公开(公告)号：CN113192888B
公开(公告)日：2024-03-22
申请号：CN202110120471.6
申请日：2021-01-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种半导体结构包括：半导体层的堆叠件，设置在衬底上方；金属栅极堆叠件，具有设置在半导体层的堆叠件上方的顶部部分和与半导体层的堆叠件交错的底部部分；内部间隔件，设置在金属栅极堆叠件的底部部分的侧壁上；气隙，被包围在内部间隔件层中；以及外延源极/漏极(S/D)部件，设置在内部间隔件层上方并与金属栅极堆叠件相邻。本申请的实施例还提供了半导体结构的形成方法。
-
公开(公告)号：CN115579361A
公开(公告)日：2023-01-06
申请号：CN202210962225.X
申请日：2022-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234 , B82Y10/00
Abstract: 一种集成电路装置，包括基板、基板之上第一纳米结构通道及基板与第一纳米结构通道之间的第二纳米结构通道。内间隔物位于第一纳米结构通道与第二纳米结构通道之间。栅极结构抵接第一纳米结构通道、第二纳米结构通道与内间隔物。衬层位于内间隔物与栅极结构之间。
-
Patent Agency Ranking
公开(公告)号：CN115346922A
公开(公告)日：2022-11-15
申请号：CN202210719174.8
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/06
Abstract: 本发明的实施例提供了集成电路及其形成方法。集成电路包括第一纳米结构晶体管，第一纳米结构晶体管包括：多个第一半导体纳米结构，位于衬底上方；和源极/漏极区，与每个第一半导体纳米结构接触。集成电路包括第二纳米结构晶体管，第二纳米结构晶体管包括：多个第二半导体纳米结构；和第二源极/漏极区，与一个或者多个第二半导体纳米结构接触，但是不与一个或者多个其他第二半导体纳米结构接触。
-
公开(公告)号：CN116741834A
公开(公告)日：2023-09-12
申请号：CN202310546205.9
申请日：2023-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 公开了具有背侧接触结构的半导体器件及其制造方法。半导体器件包括：第一和第二S/D区域；纳米结构半导体层的堆叠件，与第一S/D区域相邻设置；栅极结构，围绕每个纳米结构半导体层；第一对间隔件，设置在第一S/D区域的相对侧壁上；第二对间隔件，设置在第二S/D区域的相对侧壁上；第三对间隔件，设置在栅极结构的相对侧壁上；第一接触结构，设置在第一S/D区域的第一表面上；以及第二接触结构，设置在第一S/D区域的第二表面上。第一表面和第二表面彼此相对。第一对间隔件设置在第二接触结构的相对侧壁上。
-
公开(公告)号：CN115842037A
公开(公告)日：2023-03-24
申请号：CN202210585879.5
申请日：2022-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088
Abstract: 提供了用于形成半导体器件结构的方法。半导体器件结构包括多个第一纳米结构，其沿着垂直方向堆叠在衬底上方。半导体器件结构还包括：第一底层，其形成为邻接第一纳米结构；以及第一介电衬垫层，其形成在第一底层上方，并且邻接第一纳米结构。半导体器件结构还包括第一源极/漏极(S/D)结构，其形成在介电衬垫层上方，并且第一S/D结构通过第一介电衬垫层与第一底层隔离。
-
公开(公告)号：CN114975280A
公开(公告)日：2022-08-30
申请号：CN202210313577.2
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提出一种半导体装置。采用一个图案化掩模与一个自对准掩模形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构所需的弹性。本发明亦包括形成沟槽于相邻的源极/漏极结构之间，以移除相邻的源极/漏极结构之间的桥接。在一些实施例中，源极/漏极结构之间的沟槽的形成方法，可为自基板背侧进行蚀刻。
-
公开(公告)号：CN114334964A
公开(公告)日：2022-04-12
申请号：CN202110856161.0
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提出一种半导体装置结构。半导体装置结构包括多个半导体层的堆叠，且半导体层彼此分开且对准；第一源极/漏极外延结构，接触半导体层的堆叠的一或多个第一半导体层；以及第二源极/漏极外延结构，位于第一源极/漏极外延结构上。第二源极/漏极外延结构接触半导体层的堆叠的一或多个第二半导体层。半导体装置结构还包括第一介电材料，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；以及第一衬垫层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间。第一衬垫层接触第一源极/漏极外延结构与第一介电材料。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.024 seconds)
