-
公开(公告)号：CN113539964A
公开(公告)日：2021-10-22
申请号：CN202110653419.7
申请日：2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种制造半导体装置的方法，包括：形成半导体纳米结构以及牺牲层的交替膜层的鳍片；横向蚀刻牺牲层的侧壁部分；以及在半导体纳米结构以及牺牲层的侧壁上沉积额外的半导体材料。在额外的半导体材料上沉积介电材料以及额外的蚀刻之后，半导体结构的剩余部分以及额外的半导体材料在鳍片各自的两侧共同形成锤形(hammer shape)。在鳍片两侧上形成的外延源极/漏极区将接触锤形的头部。
-
公开(公告)号：CN119521756A
公开(公告)日：2025-02-25
申请号：CN202411560978.3
申请日：2024-11-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文描述的技术包括以减小工艺复杂性的选择性方式形成用于半导体器件的纳米结构晶体管的p型源极/漏极区域和n型源极/漏极区域的相应(不同)类型的金属硅化物层。例如，可以在第一纳米结构晶体管的p型源极/漏极区域上方选择性形成p型金属硅化物层(例如，从而使得p型金属硅化物层不形成在n型源极/漏极区域上方)，并且可以在第二纳米结构晶体管的n型源极/漏极区域上方形成n型金属硅化物层(这可以是选择性的或非选择性的)。这提供了p型金属硅化物层和p型源极/漏极区域之间的低肖特基势垒高度以及n型金属硅化物层和n型源极/漏极区域之间的低肖特基势垒高度。这减小了用于p型源极/漏极区域和n型源极/漏极区域的接触电阻。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114334964A
公开(公告)日：2022-04-12
申请号：CN202110856161.0
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提出一种半导体装置结构。半导体装置结构包括多个半导体层的堆叠，且半导体层彼此分开且对准；第一源极/漏极外延结构，接触半导体层的堆叠的一或多个第一半导体层；以及第二源极/漏极外延结构，位于第一源极/漏极外延结构上。第二源极/漏极外延结构接触半导体层的堆叠的一或多个第二半导体层。半导体装置结构还包括第一介电材料，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；以及第一衬垫层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间。第一衬垫层接触第一源极/漏极外延结构与第一介电材料。
-
公开(公告)号：CN113113467A
公开(公告)日：2021-07-13
申请号：CN202110212052.5
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78 , H01L27/088 , B82Y40/00
Abstract: 本发明实施例提出一种半导体装置。包含纳米片场效晶体管的N型金属氧化物半导体区、包含鳍式场效晶体管的N型金属氧化物半导体区、包含纳米片场效晶体管的PMOS区和包含鳍式场效晶体管的P型金属氧化物半导体区中独立地形成源极/漏极区的方法及由此方法形成的半导体装置。半导体装置包含半导体基底；在半导体基底上方的第一纳米结构；邻近第一纳米结构的第一外延源极/漏极区；邻近第一外延源极/漏极区的第一内间隔层，第一内间隔层包含第一材料；在半导体基底上方的第二纳米结构；邻近第二纳米结构的第二外延源极/漏极区；以及邻近第二外延源极/漏极区的第二内间隔层，第二内间隔层包含不同于第一材料的第二材料。
-
公开(公告)号：CN119403208A
公开(公告)日：2025-02-07
申请号：CN202411395570.5
申请日：2024-10-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供了具有使用掩埋源极/漏极部件形成的背侧源极/漏极接触件以及形成在掩埋源极/漏极部件和源极/漏极区域之间的半导体盖层的半导体器件。掩埋源极/漏极部件和半导体盖层能够实现自对准背侧源极/漏极接触件和背侧隔离。半导体盖层在背侧接触件形成期间用作蚀刻停止层，同时能够实现源极/漏极区域生长而没有制造损失，诸如源极/漏极区域中的空隙。本申请的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN119028980A
公开(公告)日：2024-11-26
申请号：CN202411066247.3
申请日：2024-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 集成电路包括具有半导体层的衬底。集成电路包括晶体管。晶体管包括位于半导体层之上的堆叠沟道、与沟道接触的第一源极/漏极区域以及与沟道接触的第二源极/漏极区域。背侧源极/漏极接触件定位在第一源极/漏极区域正下方的衬底中，并且电耦合至第一源极/漏极区域。前侧源极/漏极接触件位于第一源极/漏极区域正上方并且电耦合至第一源极/漏极区域。底部半导体结构定位在第二源极/漏极区域下方并且与半导体层接触。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115377000A
公开(公告)日：2022-11-22
申请号：CN202210665495.4
申请日：2022-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了一种半导体结构。半导体结构包括环绕第一纳米结构的第一栅极堆叠件、环绕第二纳米结构的第二栅极堆叠件、介于第一栅极堆叠件和第二栅极堆叠件之间的栅极隔离结构、邻接第一纳米结构的第一源极/漏极部件、邻接第二纳米结构的第二源极/漏极部件、以及介于第一源极/漏极部件和第二源极/漏极部件之间的源极/漏极间隔件结构。栅极隔离结构覆盖源极/漏极间隔件结构的侧壁。本发明的实施例还提供了一种形成半导体结构的方法。
-
公开(公告)号：CN115207084A
公开(公告)日：2022-10-18
申请号：CN202210685849.1
申请日：2022-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L21/336 , H01L29/78
Abstract: 半导体器件包括衬底、栅极结构、源极/漏极区域、第一硅化物层、第二硅化物层和接触件。栅极结构包裹至少一个纳米结构沟道垂直堆叠件。源极/漏极区域邻接栅极结构。第一硅化物层包括位于源极/漏极区域上的第一金属组分。第二硅化物层包括与第一金属组分不同的第二金属组分，并且位于第一硅化物层上。接触件位于第二硅化物层上。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN114664737A
公开(公告)日：2022-06-24
申请号：CN202210137474.5
申请日：2022-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请公开了具有栅极切割特征的半导体器件及其形成方法。根据本公开的方法包括提供具有衬底、第一多个沟道构件、第二多个沟道构件、接合第一多个沟道构件的第一栅极结构、接合第二多个沟道构件的第二栅极结构的工件。沟道构件、设置在第一和第二栅极结构之间的混合鳍、以及设置在混合鳍下方的隔离特征。该方法还包括在工件的前侧形成金属帽盖层。金属帽盖层电连接第一栅极结构与第二栅极结构。该方法还包括蚀刻隔离特征、蚀刻混合鳍、蚀刻金属帽盖层和沉积电介质材料以形成设置在第一和第二栅极结构之间的栅极隔离特征。
-
公开(公告)号：CN114628328A
公开(公告)日：2022-06-14
申请号：CN202210083536.9
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体结构及其形成方法。根据一个实施例，半导体结构包括：第一纳米结构；第一栅极结构，包裹第一纳米结构中的每个并且设置在隔离结构上方；以及背侧栅极接触件，设置在第一纳米结构下方并且与隔离结构相邻。第一栅极结构的底面与背侧栅极接触件直接接触。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.043 seconds)
