-
公开(公告)号：CN119653868A
公开(公告)日：2025-03-18
申请号：CN202411665470.X
申请日：2024-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D89/60
Abstract: 在半导体器件的顶视图中，半导体器件包括集成电路和集成电路周围的一个或多个保护环。一个或多个保护环中的至少一个保护环包括衬底中的有源区域、在半导体器件的顶视图中在第一方向上延伸并且在半导体器件的顶视图中布置在第二方向上的第一多个细长导电结构以及在第二方向上延伸并且布置在第一方向上的第二多个细长导电结构。第一多个细长导电结构和第二多个细长导电结构的组合在有源区域之上形成导电网格，并且相对于仅包括第一多个细长导电结构或仅包括第二多个细长导电结构，提供了有源区域的表面区的增加的覆盖。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113809076B
公开(公告)日：2025-01-14
申请号：CN202110477781.3
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。在实施例中，半导体结构包括：外延源极部件和外延漏极部件；沟道构件的垂直堆叠件，设置在背侧介电层上方，沟道构件的垂直堆叠件沿方向在外延源极部件和外延漏极部件之间延伸；栅极结构，包裹沟道构件的垂直堆叠件的每个；以及背侧源极接触件，设置在背侧介电层中。背侧源极接触件包括邻近外延源极部件的顶部和远离外延源极部件的底部。顶部和底部包括沿该方向的阶梯宽度变化。
-
公开(公告)号：CN113675170B
公开(公告)日：2025-01-10
申请号：CN202110880589.9
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 半导体结构，包括：半导体衬底；金属化部件，位于半导体衬底上方；第一介电部件；第二介电部件；以及通孔接触件。金属化部件包括第一底角和与第一底角相对的第二底角。第一介电部件与第一底角相邻，并且第二介电部件与第二底角相邻。金属化部件介于第一介电部件与第二介电部件之间。在一些实施例中，第一底角的由第一介电部件的侧壁与金属化部件的底面限定的夹角小于90°。通孔接触件被配置为将金属化部件连接至半导体衬底。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113054020B
公开(公告)日：2024-09-17
申请号：CN202011635510.8
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336 , H01L29/423
Abstract: 本申请的实施例公开了一种具有空气间隔件和空气封盖的半导体器件及其制造方法。该半导体器件包括衬底和在该衬底上设置的鳍结构。鳍结构包括第一鳍部分和第二鳍部分。该半导体器件还包括在该第一鳍部分上设置的源极/漏极(S/D)区域、在该S/D区域上设置的接触结构、在该第二鳍部分上设置的栅极结构、在该栅极结构的侧壁和接触结构之间设置的空气间隔件、在该栅极结构上设置的封盖密封件、以及在该栅极结构的顶面和封盖密封件之间设置的空气封盖。
-
公开(公告)号：CN111092053B
公开(公告)日：2023-12-29
申请号：CN201911005905.7
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/768
Abstract: 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
Patent Agency Ranking
公开(公告)号：CN115377000A
公开(公告)日：2022-11-22
申请号：CN202210665495.4
申请日：2022-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了一种半导体结构。半导体结构包括环绕第一纳米结构的第一栅极堆叠件、环绕第二纳米结构的第二栅极堆叠件、介于第一栅极堆叠件和第二栅极堆叠件之间的栅极隔离结构、邻接第一纳米结构的第一源极/漏极部件、邻接第二纳米结构的第二源极/漏极部件、以及介于第一源极/漏极部件和第二源极/漏极部件之间的源极/漏极间隔件结构。栅极隔离结构覆盖源极/漏极间隔件结构的侧壁。本发明的实施例还提供了一种形成半导体结构的方法。
-
公开(公告)号：CN115148668A
公开(公告)日：2022-10-04
申请号：CN202210056896.X
申请日：2022-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/78 , H01L21/336
Abstract: 提供了半导体器件结构。半导体器件结构包括形成在衬底上方的鳍结构和形成在鳍结构上方的栅极结构。半导体器件结构包括邻近栅极结构形成的第一源极/漏极(S/D)结构，以及形成在第一S/D结构上方的第一S/D接触结构。半导体器件结构包括形成在第一S/D结构上方的第一填充层，并且第一S/D接触结构由第一填充层围绕。半导体器件结构包括邻近栅极结构和第一填充层形成的介电层，且介电层与第一填充层由不同的材料制成。第一填充层由介电层围绕。本申请的实施例还涉及形成半导体器件结构的方法。
-
公开(公告)号：CN114975258A
公开(公告)日：2022-08-30
申请号：CN202210276200.4
申请日：2022-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体结构的制造方法，包括：接收具有前表面与背表面的基底；在基底形成一第一介电材料的隔离部件，定义被隔离部件围绕的主动区；在主动区上形成栅极堆叠物；在主动区上形成第一与第二源极/漏极部件；形成前接触部件而接触第一源极/漏极部件；从背表面将基底打薄，暴露出隔离部件；选择性蚀刻主动区，造成被隔离部件围绕的沟槽，第二源极/漏极部件暴露于沟槽内；在沟槽形成与第一介电材料不同的第二介电材料的衬垫层；形成背侧导孔部件，落在沟槽内的第二源极/漏极部件上；以及形成背侧金属线，落在背侧导孔部件上。
-
公开(公告)号：CN114628328A
公开(公告)日：2022-06-14
申请号：CN202210083536.9
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体结构及其形成方法。根据一个实施例，半导体结构包括：第一纳米结构；第一栅极结构，包裹第一纳米结构中的每个并且设置在隔离结构上方；以及背侧栅极接触件，设置在第一纳米结构下方并且与隔离结构相邻。第一栅极结构的底面与背侧栅极接触件直接接触。
-
公开(公告)号：CN114334961A
公开(公告)日：2022-04-12
申请号：CN202110856333.4
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明实施例提出一种半导体装置结构。半导体装置结构包括基板；源极/漏极接点，位于基板上；第一介电层，位于源极/漏极接点上；蚀刻停止层，位于第一介电层上；以及源极/漏极导电层，位于蚀刻停止层与第一介电层中。结构还包括间隔物结构，位于蚀刻停止层与第一介电层中。间隔物结构围绕源极/漏极导电层的侧壁，并包括第一间隔物层，包括第一部分；以及第二间隔物层，与第一间隔物层的第一部分相邻。第一间隔物层的第一部分与第二间隔物层隔有气隙。结构还包括密封层。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.041 seconds)
