-
公开(公告)号：CN113380823B
公开(公告)日：2024-08-16
申请号：CN202110474606.9
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了具有多层堆叠件的铁电存储器件，该多层堆叠件的布置在衬底上方并且包括交替堆叠的多个导电层与多个介电层。沟道层穿透多个导电层和多个介电层。多个铁电部分离散地布置在沟道层与多个导电层之间。多个铁电部分彼此垂直分隔开一个或多个非零距离。本申请的实施例还涉及形成铁电存储器件的方法。
-
公开(公告)号：CN113380887B
公开(公告)日：2024-08-13
申请号：CN202011629397.2
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H10B51/20 , H10B51/30 , H01L21/336
Abstract: 本发明的各种实施例针对铁电存储器器件。铁电存储器器件包括：一对源极/漏极区，设置在衬底中。栅极电介质，设置在衬底上方以及源极/漏极区之间。栅极电极，设置在栅极电介质上。极化切换结构，设置在栅极电极上。一对侧壁间隔件，设置成位于衬底上方、并且沿着栅极电极和极化切换结构的相对侧壁。本发明的实施例还提供了集成芯片和形成铁电FinFET存储器器件的方法。
-
公开(公告)号：CN113540099B
公开(公告)日：2024-03-12
申请号：CN202110721679.3
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器器件包括：金属互连结构，嵌入在位于衬底的顶面上面的介电材料层内；薄膜晶体管，嵌入在选自介电材料层的第一介电材料层中，并且与衬底的顶面垂直间隔开；以及铁电存储器单元，嵌入在介电材料层内。铁电存储器单元的第一节点通过金属互连结构的位于衬底的顶面之上并且与衬底的顶面垂直间隔开的子集电连接至薄膜晶体管的节点。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN113284951B
公开(公告)日：2023-08-25
申请号：CN202110137733.X
申请日：2021-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本文公开了表现出减小的寄生电容和因此改善的性能的鳍式场效应晶体管(FinFET)。FinFET具有集成至它们的栅极结构中的栅极空气间隔件。示例性晶体管包括：鳍；以及栅极结构，设置在第一外延源极/漏极部件和第二外延源极/漏极部件之间的鳍上方。栅极结构包括栅电极、栅极电介质以及设置在栅极电介质和栅电极的侧壁之间的栅极空气间隔件。本申请的实施例还涉及晶体管及其形成方法。
-
公开(公告)号：CN114664930A
公开(公告)日：2022-06-24
申请号：CN202210353532.8
申请日：2017-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L21/336 , H01L21/8234
Abstract: 提供了制造工艺和器件，其中，在衬底内形成第一开口。使用第二蚀刻工艺将第一开口重塑为第二开口。利用自由基蚀刻实施第二蚀刻工艺，其中，自由基蚀刻利用中性离子。因此，减小衬底的推动。本发明的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN114649348A
公开(公告)日：2022-06-21
申请号：CN202110459956.8
申请日：2021-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 本公开涉及半导体器件及其制造方法。一种器件，包括：半导体衬底；半导体衬底之上的第一字线，第一字线为第一晶体管提供第一栅极电极；以及第一字线之上的第二字线。第二字线通过第一电介质材料与第一字线绝缘，并且第二字线为第二晶体管提供第二栅极电极，该第二晶体管在第一晶体管之上。该器件还包括与第一字线和第二字线相交的源极线；与第一字线和第二字线相交的位线；在第一字线和源极线之间的存储器膜；以及在存储器膜和源极线之间的第一半导体材料。
-
公开(公告)号：CN113745238A
公开(公告)日：2021-12-03
申请号：CN202110695161.7
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 在实施例中，一种器件包括：具有第一侧壁的第一介电层；具有第二侧壁的第二介电层；位于第一介电层和第二介电层之间的字线，该字线具有外侧壁和内侧壁，内侧壁被从外侧壁、第一侧壁和第二侧壁开槽；沿着字线的外侧壁、字线的内侧壁、第一介电层的第一侧壁和第二介电层的第二侧壁延伸的存储器层；以及沿着存储器层延伸的半导体层。本申请提供了三维存储器件和方法。
-
公开(公告)号：CN113540117A
公开(公告)日：2021-10-22
申请号：CN202110478030.3
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11592 , H01L27/11597
Abstract: 公开了用于3D存储器阵列的布线布置及其形成方法。在实施例中，半导体器件包括：存储器阵列，包括接触第一字线和第二字线的栅极介电层；以及氧化物半导体(OS)层，接触源极线和位线，栅极介电层设置在OS层和第一字线以及第二字线的每个之间；互连结构，位于存储器阵列上方，第二字线和互连结构之间的距离小于第一字线和互连结构之间的距离；以及集成电路管芯，接合至与存储器阵列相对的互连结构，集成电路管芯通过电介质至电介质接合和金属至金属接合而接合至互连结构。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113540099A
公开(公告)日：2021-10-22
申请号：CN202110721679.3
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509 , H01L27/24
Abstract: 存储器器件包括：金属互连结构，嵌入在位于衬底的顶面上面的介电材料层内；薄膜晶体管，嵌入在选自介电材料层的第一介电材料层中，并且与衬底的顶面垂直间隔开；以及铁电存储器单元，嵌入在介电材料层内。铁电存储器单元的第一节点通过金属互连结构的位于衬底的顶面之上并且与衬底的顶面垂直间隔开的子集电连接至薄膜晶体管的节点。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN113517297A
公开(公告)日：2021-10-19
申请号：CN202110478013.X
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11565 , H01L27/1157 , H01L27/11578 , H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 存储器单元包括：晶体管，包括沿字线延伸的存储器膜；沟道层，沿存储器膜延伸，其中，存储器膜位于沟道层和字线之间；源极线，沿存储器膜延伸，其中，存储器膜位于源极线和字线之间；第一接触层，位于源极线上，其中，第一接触层接触沟道层和存储器膜；位线，沿存储器膜延伸，其中，存储器膜位于位线和字线之间；第二接触层，位于位线上，其中，第二接触层接触沟道层和存储器膜；以及隔离区域，位于源极线和位线之间。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.043 seconds)
