-
公开(公告)号：CN113675194A
公开(公告)日：2021-11-19
申请号：CN202110158373.1
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 根据本公开的实施例的半导体器件包括第一晶体管和设置在第一晶体管上方的第二晶体管。第一晶体管包括彼此竖直堆叠的多个沟道构件以及邻接多个沟道构件的第一源极/漏极部件。第二晶体管包括鳍结构和邻接鳍结构的第二源极/漏极部件。半导体器件还包括电连接第一源极/漏极部件和第二源极/漏极部件的导电部件。本申请的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN111952301A
公开(公告)日：2020-11-17
申请号：CN202010128418.6
申请日：2020-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L21/8238
Abstract: 本公开实施例涉及混合的集成电路。在一实施方式中，集成电路可包含第一区，其包括：第一栅极结构，具有铁电栅极介电层；与第一区的第一栅极结构相关的至少一源极；以及与第一区的第一栅极结构相关的至少一漏极。此外，集成电路可包含第二区，其包括：第二栅极结构，具有高介电常数的栅极介电层；与第二区的第二栅极结构相关的至少一源极；以及与第二区的第二栅极结构相关的至少一漏极。集成电路亦可包括至少一沟槽隔离于第一区与第二区之间。
-
Patent Agency Ranking
公开(公告)号：CN113675194B
公开(公告)日：2024-08-27
申请号：CN202110158373.1
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 根据本公开的实施例的半导体器件包括第一晶体管和设置在第一晶体管上方的第二晶体管。第一晶体管包括彼此竖直堆叠的多个沟道构件以及邻接多个沟道构件的第一源极/漏极部件。第二晶体管包括鳍结构和邻接鳍结构的第二源极/漏极部件。半导体器件还包括电连接第一源极/漏极部件和第二源极/漏极部件的导电部件。本申请的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN113299628B
公开(公告)日：2023-08-18
申请号：CN202110255868.6
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L29/06 , H01L21/768 , H01L21/8234 , B82Y40/00
Abstract: 公开了用于形成包括背侧电源轨的封装半导体器件的方法以及由其形成的封装半导体器件。在实施例中，器件包括第一集成电路器件，该第一集成电路器件包括位于第一器件层中的第一晶体管结构；位于第一器件层的前侧上的前侧互连结构；以及位于第一器件层的背侧上的背侧互连结构，背侧互连结构包括位于第一器件层的背侧上的第一介电层；以及穿过第一介电层延伸至第一晶体管结构的源极/漏极区域的第一接触件；以及第二集成电路器件，该第二集成电路器件包括位于第二器件层中的第二晶体管结构；以及位于第二器件层上的第一互连结构，第一互连结构通过电介质至电介质接合和金属至金属接合而接合至前侧互连结构。
-
公开(公告)号：CN111244159A
公开(公告)日：2020-06-05
申请号：CN201911192138.5
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/762 , H01L21/336 , H01L21/28
Abstract: 本发明提供了半导体结构，包括半导体衬底、位于半导体衬底上方的绝缘体鳍，从截面图看，该绝缘体鳍具有与半导体衬底的顶面垂直的主尺寸，以及沿着主尺寸覆盖绝缘体鳍的半导体覆盖层。本发明中也公开了用于制造半导体结构的方法。
-
公开(公告)号：CN114765135A
公开(公告)日：2022-07-19
申请号：CN202210184159.8
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L27/11
Abstract: 本公开提供一种半导体装置结构。上述半导体装置结构包括第一及第二源极/漏极外延特征、设置于第一与第二源极/漏极外延特征间的第一栅极电极层、第三及第四源极/漏极外延特征、设置于第三与第四源极/漏极外延特征间的第二栅极电极层、设置于第一及第二源极/漏极外延特征上的第五及第六源极/漏极外延特征以及设置于第五与第六源极/漏极外延特征间的第三栅极电极层。第三栅极电极层电性连接至第二源极/漏极外延特征。上述结构包括设置于第三及第四源极/漏极外延特征上的第七及第八源极/漏极外延特征。第二栅极电极层设置于第七与第八源极/漏极外延特征间。
-
公开(公告)号：CN113299628A
公开(公告)日：2021-08-24
申请号：CN202110255868.6
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L29/06 , H01L21/768 , H01L21/8234 , B82Y40/00
Abstract: 公开了用于形成包括背侧电源轨的封装半导体器件的方法以及由其形成的封装半导体器件。在实施例中，器件包括第一集成电路器件，该第一集成电路器件包括位于第一器件层中的第一晶体管结构；位于第一器件层的前侧上的前侧互连结构；以及位于第一器件层的背侧上的背侧互连结构，背侧互连结构包括位于第一器件层的背侧上的第一介电层；以及穿过第一介电层延伸至第一晶体管结构的源极/漏极区域的第一接触件；以及第二集成电路器件，该第二集成电路器件包括位于第二器件层中的第二晶体管结构；以及位于第二器件层上的第一互连结构，第一互连结构通过电介质至电介质接合和金属至金属接合而接合至前侧互连结构。
-
-
-
-
-
-
Search Results
7
records
(took 0.029 seconds)
