-
公开(公告)号：CN113380886B
公开(公告)日：2025-01-14
申请号：CN202011628867.3
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本发明的半导体器件包括：源极部件和漏极部件；多个半导体纳米结构，在源极部件和漏极部件之间延伸；栅极结构，包裹多个半导体纳米结构中的每个；底部介电层，位于栅极结构和漏极部件上方；背侧电源轨，设置在底部介电层上方；以及背侧源极接触件，设置在源极部件和背侧电源轨之间。背侧源极接触件延伸穿过底部介电层。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113053823B
公开(公告)日：2025-01-10
申请号：CN202011430473.7
申请日：2020-12-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文公开了多栅极器件及其制造方法。示例性方法包括在p型栅极区域中的第一沟道层周围和在n型栅极区域中的第二沟道层周围形成栅极介电层。在n型栅极区域中的第二沟道层之间形成牺牲部件。在p型栅极区域和n型栅极区域中的栅极介电层上方形成p型功函层。在从n型栅极区域去除p型功函层之后，从n型栅极区域中的第二沟道层之间去除牺牲部件。在n型栅极区域中的栅极介电层上方形成n型功函层。在p型栅极区域中的p型功函层和n型栅极区域中的n型功函层上方形成金属填充层。
-
公开(公告)号：CN116978951A
公开(公告)日：2023-10-31
申请号：CN202310830216.X
申请日：2023-07-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , B82Y10/00 , B82Y40/00
Abstract: 本公开的实施例描述了具有隔离结构的半导体结构。半导体结构包括：纳米结构组，位于衬底上；栅极介电层，包裹纳米结构组；功函金属层，位于栅极介电层上和纳米结构组周围；以及隔离结构，与纳米结构组相邻并且与功函金属层接触。功函金属层的部分位于隔离结构的顶面上。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN116884916A
公开(公告)日：2023-10-13
申请号：CN202310710338.5
申请日：2023-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 半导体器件包括：第一沟道区域，设置在衬底上方的第一器件区域中；第一栅极介电层，设置在第一沟道区域上方；第二栅极介电层，设置在第二沟道区域上方；以及栅电极，设置在第一栅极介电层上方。第一栅极介电层包括第一偶极掺杂剂，并且第二栅极介电层包括嵌入在其中的第二偶极掺杂剂。第一栅极介电层和第二栅极介电层之间的边界包含第一偶极掺杂剂和第二偶极掺杂剂。本申请的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN115566066A
公开(公告)日：2023-01-03
申请号：CN202210938274.X
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 一种半导体装置结构，包括第一介电结构与第二介电结构，以及半导体层位于第一介电结构与第二介电结构之间。结构还包括隔离层位于第一介电结构与第二介电结构之间，且隔离层接触第一介电结构与第二介电结构。第一半导体层位于隔离层上。结构还包括栅极介电层位于隔离层上，以及栅极层位于栅极介电层上。栅极层的末端延伸至第一半导体层的第一表面所定义的第一平面与第一半导体层的第二表面所定义的第二平面之间的高度，且第一半导体层的第一表面与第二表面相对。
-
Patent Agency Ranking
公开(公告)号：CN113299733A
公开(公告)日：2021-08-24
申请号：CN202110197939.1
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/336 , H01L21/28 , B82Y40/00
Abstract: 根据本公开的半导体器件包括：鳍结构，位于衬底上方；竖直堆叠的硅纳米结构，设置在鳍结构上方；隔离结构，设置在鳍结构周围；含锗界面层，包围在每一个竖直堆叠的硅纳米结构周围；栅极介电层，包围在含锗界面层周围；以及栅电极层，包围在栅极介电层周围。本申请的实施例提供了半导体器件、半导体结构及其形成方法。
-
公开(公告)号：CN113206087A
公开(公告)日：2021-08-03
申请号：CN202110143538.8
申请日：2021-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 半导体装置与其制作方法。半导体装置包括多个第一半导体层与多个第二半导体层于基板上，第一半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠，且第二半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠。每一第二半导体层的厚度小于每一第一半导体层的厚度。第一界面层，位于每一第一半导体层周围；第二界面层，位于每一第二半导体层周围；第一偶极栅极介电层，位于每一第一半导体层周围并位于第一界面层上；第二偶极栅极介电层，位于每一第二半导体层周围并位于第二界面层上；第一栅极，位于每一第一半导体层周围并位于第一偶极栅极介电层上；以及第二栅极，位于每一第二半导体层周围并位于第二偶极栅极介电层上。
-
公开(公告)号：CN112750910A
公开(公告)日：2021-05-04
申请号：CN202011187561.9
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336 , H01L21/28 , H01L27/092 , H01L21/8238
Abstract: 在一些实施例中，本公开涉及一种集成芯片，其包括第一纳米片场效晶体管(nanosheet field effect transistor，NSFET)。第一NSFET包括：第一纳米片通道结构，排列于基板上；第二纳米片通道结构，直接排列于第一纳米片通道结构上；以及第一栅极结构。第一纳米片通道结构及第二纳米片通道结构在第一及第二源极/漏极区之间平行延伸。第一栅极结构包括第一导电环及第二导电环，分别完全包围第一纳米片通道结构及第二纳米片通道结构的多个外侧壁，且第一栅极结构包括第一材料。第一栅极结构也包括钝化层，其完全包围第一及第二导电环，且直接排列于第一及第二纳米片通道结构之间，且包括不同于第一材料的第二材料。
-
公开(公告)号：CN112563267A
公开(公告)日：2021-03-26
申请号：CN202010668097.9
申请日：2020-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/423 , H01L21/8238
Abstract: 依据一实施例的半导体装置包含第一全环绕式栅极晶体管和第二全环绕式栅极晶体管。第一全环绕式栅极晶体管包含第一多个通道元件、位于第一多个通道元件上方的第一界面层、位于第一界面层上方的第一含铪介电层及位于第一含铪介电层上方的金属栅极电极层。第二全环绕式栅极晶体管包含第二多个通道元件、位于第二多个通道元件上方的第二界面层、位于第二界面层上方的第二含铪介电层及位于第二含铪介电层上方的金属栅极电极层。第一界面层的第一厚度大于第二界面层的第二厚度。第一含铪介电层的第三厚度小于第二含铪介电层的第四厚度。
-
公开(公告)号：CN120035201A
公开(公告)日：2025-05-23
申请号：CN202510130321.1
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了一种形成集成电路器件的方法和集成电路器件，其中该方法包括通过形成源极/漏极开口以形成包括纳米结构沟道、中介层和硬掩模结构的堆叠件。该方法还包括在堆叠件上形成牺牲栅极结构，并形成与牺牲栅极结构相邻的间隔件层。该方法还包括通过去除中介层来释放纳米结构沟道，并在纳米结构沟道和间隔件层的侧表面上形成栅极电介质。该方法还包括通过从间隔件层的侧表面去除栅极电介质的部分来形成减小的栅极电介质，部分横向邻近纳米结构沟道，并在减小的栅极电介质和间隔件层的暴露部分上形成栅极金属层。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.036 seconds)
