半导体装置、其制造方法以及集成电路

    公开(公告)号:CN101842898B

    公开(公告)日:2013-08-14

    申请号:CN200880113646.3

    申请日:2008-09-30

    CPC classification number: H01L27/1104 H01L27/11 H01L27/1108

    Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面,一种半导体装置包含:基板,其具有第一和第二nFET区域,以及第一和第二pFET区域;在基板上的位于第一nFET区域上方的逻辑nFET;在基板上的位于第一pFET区域上方的逻辑pFET;在基板上的位于第二nFET区域上方的SRAM nFET;以及在基板上的位于第二pFET区域上方的SRAM pFET,各自包含栅堆叠,所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层,将金属层与高K层分开,其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压,偏移逻辑nFET的阈值电压。

    半导体结构及其形成方法

    公开(公告)号:CN101930996B

    公开(公告)日:2012-09-05

    申请号:CN201010205178.1

    申请日:2010-06-13

    Abstract: 本发明涉及一种半导体结构及其形成方法。一种高k栅极电介质和金属栅极结构的叠层包括下金属层、清除金属层以及上金属层。该清除金属层满足以下两个标准:1)是其中反应Si+2/y MxOy→2x/y M+SiO2的吉布斯自由能变化为正性的金属(M),2)是其用于形成氧化物的每氧原子吉布斯自由能与下金属层的材料和上金属层的材料相比负性更强的金属。当氧原子通过栅极电极而朝向高k栅极电介质扩散时,满足这些标准的清除金属层俘获这些氧原子。另外,清除金属层远程地减小位于高k电介质下方的氧化硅界面层的厚度。结果,减小了整个栅极电介质的等效氧化物厚度(EOT),并且即使在CMOS集成期间的高温处理之后,场效应晶体管仍保持恒定的阈值电压。

    半导体结构及其形成方法

    公开(公告)号:CN101930996A

    公开(公告)日:2010-12-29

    申请号:CN201010205178.1

    申请日:2010-06-13

    Abstract: 本发明涉及一种半导体结构及其形成方法。一种高k栅极电介质和金属栅极结构的叠层包括下金属层、清除金属层以及上金属层。该清除金属层满足以下两个标准:1)是其中反应Si+2/y MxOy→2x/y M+SiO2的吉布斯自由能变化为正性的金属(M),2)是其用于形成氧化物的每氧原子吉布斯自由能与下金属层的材料和上金属层的材料相比负性更强的金属。当氧原子通过栅极电极而朝向高k栅极电介质扩散时,满足这些标准的清除金属层俘获这些氧原子。另外,清除金属层远程地减小位于高k电介质下方的氧化硅界面层的厚度。结果,减小了整个栅极电介质的等效氧化物厚度(EOT),并且即使在CMOS集成期间的高温处理之后,场效应晶体管仍保持恒定的阈值电压。

Patent Agency Ranking