-
公开(公告)号：CN114975280A
公开(公告)日：2022-08-30
申请号：CN202210313577.2
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提出一种半导体装置。采用一个图案化掩模与一个自对准掩模形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构所需的弹性。本发明亦包括形成沟槽于相邻的源极/漏极结构之间，以移除相邻的源极/漏极结构之间的桥接。在一些实施例中，源极/漏极结构之间的沟槽的形成方法，可为自基板背侧进行蚀刻。
-
公开(公告)号：CN114334964A
公开(公告)日：2022-04-12
申请号：CN202110856161.0
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提出一种半导体装置结构。半导体装置结构包括多个半导体层的堆叠，且半导体层彼此分开且对准；第一源极/漏极外延结构，接触半导体层的堆叠的一或多个第一半导体层；以及第二源极/漏极外延结构，位于第一源极/漏极外延结构上。第二源极/漏极外延结构接触半导体层的堆叠的一或多个第二半导体层。半导体装置结构还包括第一介电材料，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；以及第一衬垫层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间。第一衬垫层接触第一源极/漏极外延结构与第一介电材料。
-
公开(公告)号：CN113113467A
公开(公告)日：2021-07-13
申请号：CN202110212052.5
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78 , H01L27/088 , B82Y40/00
Abstract: 本发明实施例提出一种半导体装置。包含纳米片场效晶体管的N型金属氧化物半导体区、包含鳍式场效晶体管的N型金属氧化物半导体区、包含纳米片场效晶体管的PMOS区和包含鳍式场效晶体管的P型金属氧化物半导体区中独立地形成源极/漏极区的方法及由此方法形成的半导体装置。半导体装置包含半导体基底；在半导体基底上方的第一纳米结构；邻近第一纳米结构的第一外延源极/漏极区；邻近第一外延源极/漏极区的第一内间隔层，第一内间隔层包含第一材料；在半导体基底上方的第二纳米结构；邻近第二纳米结构的第二外延源极/漏极区；以及邻近第二外延源极/漏极区的第二内间隔层，第二内间隔层包含不同于第一材料的第二材料。
-
公开(公告)号：CN112242357A
公开(公告)日：2021-01-19
申请号：CN202010380640.5
申请日：2020-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种方法包括：在半导体衬底上方形成外延半导体层，以及蚀刻外延半导体层和半导体衬底以形成半导体条，该半导体条包括用作心轴的上部和位于心轴下方的下部。上部是外延半导体层的剩余部分，并且下部是半导体衬底的剩余部分。该方法还包括从心轴的第一侧壁开始生长第一半导体鳍，从心轴的第二侧壁开始生长第二半导体鳍。第一侧壁和第二侧壁是心轴的相对侧壁。基于第一半导体鳍形成第一晶体管。基于第二半导体鳍形成第二晶体管。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111092122A
公开(公告)日：2020-05-01
申请号：CN201911011224.1
申请日：2019-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开涉及一种半导体结构的形成方法。该方法包括形成第一介电层于自基板凸起的半导体鳍状物上；形成第二介电层于第一介电层上；接着移除半导体鳍状物的一部分，以形成第一介电层的多个部分所定义的第一凹陷；再移除定义第一凹陷的第一介电层的部分。之后形成外延的源极/漏极结构于第一凹陷中；移除第二介电层以形成第二凹陷，其位于外延的源极/漏极结构与第一介电层的保留部分之间；以及接着形成硅化物层于外延的源极/漏极结构上，使硅化物层包覆外延的源极/漏极结构。
-
Patent Agency Ranking
公开(公告)号：CN106158579B
公开(公告)日：2019-04-26
申请号：CN201510133497.9
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8234 , H01L27/088
Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。
-
公开(公告)号：CN106158579A
公开(公告)日：2016-11-23
申请号：CN201510133497.9
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/0924 , H01L21/823885 , H01L23/544 , H01L27/088 , H01L27/092 , H01L29/0676 , H01L29/42356 , H01L29/42392 , H01L29/66666 , H01L29/66742 , H01L29/7827 , H01L29/785 , H01L29/78642 , H01L2029/7858 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。
-
公开(公告)号：CN119300460A
公开(公告)日：2025-01-10
申请号：CN202411294281.6
申请日：2024-09-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 器件包括：衬底，具有半导体鳍；半导体沟道堆叠件，位于衬底上并且定位在鳍上方；栅极结构，包裹半导体沟道；源极/漏极，邻接半导体沟道；内部间隔件，定位在半导体沟道堆叠件和鳍之间；未掺杂半导体层，垂直邻近源极/漏极并且横向邻近鳍；以及隔离结构，隔离结构横向围绕未掺杂半导体层，隔离结构位于源极/漏极和内部间隔件之间。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118156309A
公开(公告)日：2024-06-07
申请号：CN202410178557.8
申请日：2024-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 器件包括：纳米结构的堆叠件；栅极结构，栅极结构包裹纳米结构；隔离区域，沿第一方向位于纳米结构的堆叠件和与其相邻的另一纳米结构的堆叠件之间；源极/漏极区域，源极/漏极区域邻接纳米结构中的至少一个；以及间隔件层，间隔件层位于栅极结构的侧壁上和源极/漏极区域的侧壁上，间隔件层沿第一方向覆盖源极/漏极区域和另一晶体管的相邻源极/漏极区域之间的区。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN116895697A
公开(公告)日：2023-10-17
申请号：CN202310744230.8
申请日：2023-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/10 , H01L29/08
Abstract: 在实施例中，半导体器件包括：第一纳米结构；接触第一纳米结构的第一伪区域的第一未掺杂的半导体层；位于第一未掺杂的半导体层上的第一间隔件；位于第一间隔件上的第一源极/漏极区域，第一源极/漏极区域接触第一纳米结构的第一沟道区域；以及环绕第一纳米结构的第一沟道区域和第一伪区域的第一栅极结构。本发明的实施例还提供了形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.033 seconds)
